想象你是谷歌这座“超级快递城市”的总物流负责人。每天有海量“数据包裹”——AI 模型需要计算的矩阵和向量——如潮水般涌来。2016 年起,谷歌不再向外采购通用分拣设备,而是为自己量身定制了一整套自动化分拣中心,这就是 TPU(张量处理单元)的由来。2021 年,第一代大型智能分拣中心 TPU v4 启用:分拣员手速一流、传送网四通八达,还首次接上了水冷降温系统;2023 年,升级版 TPU v5e 和 v5p 相继投产——分拣员更快、货架更多、轨道切换更聪明,更重要的是单件包裹的能耗反而降低了。本文就以“快递分拣中心”的视角,带你从芯片定位、算力规格、架构设计、互联技术、性能表现一路看到演进启示,彻底读懂谷歌 TPU v4 与 v5 的升级逻辑。
对 AI 从业者:理解 TPU 两代架构的差异与选型逻辑,能帮你在训练和部署大模型时做出更理性的算力决策,也能看懂 Google Cloud TPU 产品线的设计哲学。
目录
可视化演示
通过架构规格对比、互联拓扑展示和性能雷达图三个模式,直观呈现谷歌TPU从v4到v5的架构演进与性能提升。
本节配有交互动效(进入视口后自动加载,约 3KB)。
TPU v4 vs v5p 架构对比 v4: 275 TFLOPS BF16, 32GB HBM, 2D Torus互联 v5p: 350+ TFLOPS BF16, 95GB HBM, 3D Torus互联 提升 ≈ 27% v5p在算力、显存和互联维度全面超越v4
芯片定位:自建的分拣枢纽
一座快递城市里,分拣中心建在哪、为谁服务,决定了它的整体设计。谷歌的“数据包裹”量极其惊人:搜索排序、机器翻译、云上客户的 AI 训练任务,每天都是天文数字。外购的分拣设备(如 GPU)虽然通用,但在处理矩阵乘法这类核心动作时总有浪费。于是谷歌决定不再“买设备凑合”,而是完全按照自己的包裹流设计分拣中心——这就是 TPU 的诞生逻辑,它是一颗为张量运算而生的定制芯片。
从技术视角看,TPU 的“定制”体现在指令集与计算单元的取舍上。通用处理器需要兼顾无数种指令,而 TPU 把绝大部分晶体管都用来加速矩阵乘法和卷积运算,正如分拣中心把所有机械臂都设计成专抓标准快递盒的形状。2021 年发布的 v4 采用 7nm 制程,定位为内部训练主力;2023 年,谷歌进一步把产品线拆分:v5e 主打性价比与推理,v5p 主打峰值性能,分别面向不同客户群体,而不只是简单地把 v4 加量升级。
不同定位直接反映在峰值算力上。v4 单芯片 BF16 算力约为 275 TFLOPS,v5p 则提升到约 459 TFLOPS。这个对比可以看作两代“分拣员”手速差异的数字化表达:
一座城市的不同区位需要不同级别的分拣中心:有的大而全,有的小而精。v4 与 v5 的关系正是如此——v5 不是简单的“新一代碾压旧一代”,而是谷歌第一次按客户需求把芯片定位拆分成了更细的梯队。
- 分子含义$P_{\text{v5p}}=459$ 代表 v5p 单芯片 BF16 峰值算力,单位是 TFLOPS。
- 分母含义$P_{\text{v4}}=275$ 代表 v4 单芯片同样的 BF16 峰值算力。
- 比值计算两者相除得到约 1.67,表示 v5p 纸面性能领先 v4 约 67%。
算力规格:手速、货架与电费
分拣中心的效率评估不能只看分拣员手速,还要看货架是否放得下、传送带是否供得上、电费是否可控。对应到 TPU,手速是峰值算力(TFLOPS),货架是内存容量,传送带速度是内存带宽,电费则是功耗。v4 每个芯片配备 32GB HBM2 内存,带宽约 1.2TB/s;v5p 则将内存提升到 95GB,带宽达到 8.5TB/s——相当于分拣员手速变快的同时,传送带也换成了八车道高速履带。
内存带宽在训练大模型时尤其关键。Transformer 模型每计算一步都要频繁读写权重和中间激活值,如果带宽跟不上算力,再快的手也白搭——分拣员每秒能抓 100 个包裹,但传送带每秒只送来 10 个,产能就锁死在 10 个。v5p 把带宽提升近 7 倍,正是为了让新增的算力真正“吃饱”。而功耗方面,v4 已经是水冷散热的先行者,v5e 则进一步追求能效比,让每处理一个包裹的耗电量显著下降。
综合来看,衡量一台分拣中心真实产能的指标不是峰值手速,而是算力和利用率共同决定的“有效吞吐”:
换句话说,v5 的升级不只是“分拣员更快”,更是让传送带、货架和分拣员三者匹配得更协调。纸面上的 1.67 倍差距,在实际训练任务中可能因为带宽提升而放大成接近 3 倍的体验差距。
- 峰值算力因子$\text{峰值算力}$ 是芯片在理想状态下的最高算力,单位 TFLOPS。
- 利用率因子$\text{利用率}$ 表示实际运行中有效计算时间占比,介于 0 到 1 之间。
- 乘积累积两者相乘得到有效吞吐,它才是训练任务真正能感知到的速度。
架构设计:流水线里的空包裹检测
走进分拣中心内部,你会看到流水线的布置方式决定了包裹能否被高效处理。v4 的流水线有一个重要发明——稀疏加速核心 SparseCore。在真实的 AI 模型中,神经网络权重经过训练后往往有大量取值为零的参数,这些零与任何数相乘结果还是零,白白消耗算力。SparseCore 就像在传送带上加装了一排“空包裹检测器”,识别出空包裹就让它直接滑走,不为它分配分拣员的工作时间。
除稀疏加速外,v4 还首次在 TPU 上引入了水冷散热。风冷就像是往分拣车间里吹电风扇,设备一多就压不住温度;水冷则像给高架轨道铺设循环冷水管,降温效率高得多。到了 v5e,谷歌甚至允许客户选择风冷版本以降低成本,v5p 则坚持水冷来支撑更高频率。制程方面,v4 为 7nm,v5 系列在更先进工艺上继续堆晶体管密度,相同面积能塞进更多计算单元。
稀疏加速对有效算力的提升可以用一个简洁式子表达:有效算力等于峰值算力乘以非零权重占比,因为只有非零部分真正需要计算:
这条流水线的升级思路,本质上是在回答一个问题:分拣员的工作时间有没有花在刀刃上?v4 的 SparseCore 打响了第一枪,v5 延续并优化了这一设计,让“空包裹”的识别率更高、开销更小。
- 非零权重计数$N_{\text{非零}}$ 是神经网络中数值不为零的权重个数,是实际需要计算的单元数。
- 权重总数$N_{\text{总数}}$ 是全部权重个数,包含大量为零的冗余权重。
- 占比缩放两者比值乘以峰值算力 $S_{\text{峰值}}$,得到考虑稀疏度后的有效算力。
互联技术:立交桥与智能轨道切换
单座分拣中心的产能再高也有上限,真正的质变来自让成百上千座分拣中心连成一张网。TPU 集群里,芯片之间的通信决定了大规模训练时大家能否齐心协力。v4 引入了一项关键基础设施——OCS(光路交换)技术,它像高铁站的智能轨道切换系统,能在数百条光纤轨道之间动态建立直连通道,让任意两颗芯片之间的通信不必绕路。
在拓扑结构上,谷歌采用 3D Torus 环形组网:每颗芯片在前后、左右、上下六个方向都有邻居,信息可以像包裹在立体网格里逐跳传输。v4 Pod 最多可连接 4096 颗芯片,v5e 在此基础上进一步强调以太网互连的兼容性,让中小客户也能灵活搭建训练集群。v5p 则在带宽上大幅跃升,单芯片内存带宽从 v4 的约 1.2TB/s 增至 8.5TB/s,有效缓解了“数据等待算力”的瓶颈。
互联系统的核心指标是通信延迟和带宽,它们共同决定了扩容的代价:
在快递网络里,最怕的是两座分拣中心之间只有一条窄路可走。v4 用光交换实现了“动态立交桥”,v5 则把立交桥拓宽了数倍——这正是 TPU 集群能支撑万卡级大模型训练的底气所在。
- 数据量分子$D_{\text{数据量}}$ 是由模型并行策略决定的待传输数据大小,如梯度同步的数据量。
- 带宽分母$B_{\text{带宽}}$ 是芯片间有效通信带宽,单位 GB/s 或 TB/s。
- 传输时间两者相除得到通信耗时,这个值越小,集群扩展越高效。
性能表现:纸面手速外的真实吞吐
分拣中心的实力终究要接受真实包裹流的检验。纸面上的 TFLOPS 只是面试手速,真正决定口碑的是高峰期的实际吞吐。谷歌公布的数据显示,TPU v5p 在大语言模型训练上相对 v4 有显著加速:在相同模型规模下,训练耗时大幅缩短,同时每瓦性能更高。究其原因,v4 时代的最大矛盾——算力涨了但带宽供不上——在 v5p 上得到明显缓解。
另一个关键指标是性价比。v5e 单芯片算力(约 393 TFLOPS)虽略低于 v5p,但定价更低、能效比更优,尤其适合推理负载;v5p 则面向追求极致训练速度的客户。这种“分档供货”的策略让谷歌的 TPU 产品线真正覆盖了从研究到生产的全谱系。实际训练中,性能提升往往不是单点算力提升的结果,而是带宽、稀疏加速、互联拓扑共同作用的结果。
训练加速比的量化表达很简单:
如果把峰值算力和加速比摆在一起看,会发现 v5 的实际加速往往超过纸面 1.67 倍。原因很简单:分拣员手速提升之外,传送带速度、空包裹识别和路线优化都在共同发力,这才有了"1+1>2"的效果。
- 旧代耗时$T_{\text{v4}}$ 是使用 v4 集群完成同一训练任务的耗时,通常以小时计。
- 新代耗时$T_{\text{v5}}$ 是使用 v5 集群的对应耗时。
- 加速比两者商值即加速比;例如 2.0 表示同样任务只需一半时间。
演进启示:从一座中心到一张网络
回看 v4 到 v5 的进化,最值得品味的不是晶体管数量的增加,而是谷歌对“算力网络”整体思考的成熟。v4 时代,谷歌更多把 TPU 当作内部训练的秘密武器;v5 时代,TPU 全面走向 Google Cloud 对外开放,v5e 成为云上推理的代表,v5p 则向外部客户提供超级计算机级的训练能力。这是从“自用的分拣中心”到“基础设施服务商”的转身。
软件协同在这条演进路线上同样重要。谷歌的 XLA 编译器与 TPU 深度绑定,开发者用 TensorFlow 或 JAX 写出的模型经过编译器优化后,才能在 TPU 上充分发挥稀疏加速和带宽优势。v5 的硬件设计甚至反过来为软件留了更多优化空间,比如更好的张量切分支持。行业层面,TPU 的存在让 AI 算力不再是英伟达的独角戏,云客户多了一个不可忽视的性价比选项。
多芯片集群的总算力并不是芯片数量的简单乘法,而是受扩展效率约束的:
从一座分拣中心到一张智能物流网络,TPU 的演进折射出 AI 基础设施的核心趋势:算力不再是单点竞赛,而是芯片、互联、软件、生态的系统工程。v4 证明了定制路径可行,v5 则把这条路径铺成了可供全行业使用的宽阔公路。
- 规模因子$N$ 是集群中的芯片数量,如 1024 颗或 4096 颗。
- 单芯片算力$C_{\text{单}}$ 是一颗芯片的有效算力。
- 扩展效率$\eta_{\text{扩展}}$ 衡量增加芯片后总算力的实际提升比例,通信开销会拉低它。
AI 应用场景
大模型训练算力选型
阶段:模型训练(算力基础设施规划)
解决的问题:训练千亿参数大模型时,通用 GPU 集群往往面临扩展效率低、通信开销大的问题。TPU v5p 凭借更高的内存带宽和 OCS 光交换互联,让万卡级集群的通信瓶颈大幅缓解——像快递网络里每座分拣中心之间都通了高速轨道,包裹不再堵在半路。
具体案例:某大模型公司原先用数千张 GPU 训练 180B 参数模型,每轮训练耗时约 50 天;改用同等规模的 TPU v5p 集群后,训练周期压缩到 21 天左右,同时每瓦性能提升约 2.9 倍,云账单总额显著下降。
搜索推荐场景的推理降本
阶段:模型推理(在线部署)
解决的问题:搜索推荐模型常有大量稀疏特征,传统 GPU 推理时仍会计算大量无效的零值。TPU v5e 的稀疏加速能力像“空包裹检测器”一样跳过零权重计算,在保证延迟的前提下大幅提升吞吐。
具体案例:某短视频平台将推荐排序模型的推理服务从 GPU 迁移到 TPU v5e,在线 P99 延迟持平,但单实例吞吐提升约 1.8 倍,推理成本下降约 40%。
AI 芯片架构研究参考
阶段:芯片设计(架构评估)
解决的问题:自研 AI 芯片团队需要评估不同互联拓扑和稀疏加速方案的效果。TPU v4/v5 的 OCS 光交换与 3D Torus 组网是业界少有的规模化实践样本,为新型芯片的互联架构选型提供了真实参考坐标。
具体案例:某芯片创业公司在设计下一代 AI 加速器时,参考 TPU v4 的 SparseCore 思路,在自家芯片中加入了类似跳零逻辑,使稀疏场景的有效算力提升 30% 以上。
Python 演示
"""TPU v4 与 v5p 训练耗时模拟对比""" class TPU: """模拟一颗 TPU 芯片的关键规格""" def __init__(self, name, peak_tflops, bandwidth_gbps, sparse_ratio): self.name = name self.peak_tflops = peak_tflops self.bandwidth_gbps = bandwidth_gbps self.sparse_ratio = sparse_ratio def effective_flops(self, util_ratio=0.6): """考虑利用率与稀疏加速后的有效算力""" if not 0 < util_ratio <= 1: raise ValueError("util_ratio must be in (0, 1]") sparse_gain = 1 + self.sparse_ratio * 0.5 return self.peak_tflops * 1e12 * util_ratio * sparse_gain def train_hours(tpu, chips, tokens, params): """估算在 chips 颗芯片上训练 tokens 个 token 的耗时""" flops_per_token = 6 * params total_flops = tokens * flops_per_token aggregate = tpu.effective_flops() * chips return total_flops / aggregate / 3600 def main(): v4 = TPU("TPU v4", 275, 1200, 0.0) v5p = TPU("TPU v5p", 459, 8500, 0.15) tokens = 1_000_000_000 params = 180_000_000_000 chips = 1024 for tpu in (v4, v5p): hours = train_hours(tpu, chips, tokens, params) print(f"{tpu.name}: {hours:.1f} 小时") t4 = train_hours(v4, chips, tokens, params) t5 = train_hours(v5p, chips, tokens, params) print(f"v5p 相对 v4 加速比: {t4 / t5:.2f}x") if __name__ == "__main__": main()
self.peak_tflops记录单芯片峰值算力,对应前文的手速指标def effective_flops(self, util_ratio=0.6)计算有效算力,默认利用率 0.6,体现“天花板×利用率”公式sparse_gain = 1 + self.sparse_ratio * 0.5假设稀疏权重带来 50% 额外算力收益,简化模拟 SparseCore 效果flops_per_token = 6 * params大模型训练每个 token 约需 6N FLOPs,N 为参数量aggregate = tpu.effective_flops() * chips集群总算力等于单芯片有效算力乘以芯片数total_flops / aggregate / 3600从总计算量除以总算力得到秒数,再转为小时
常见误区
误区v5p 算力是 v4 的 1.67 倍,那训练同一个模型就一定能快 1.67 倍。我选芯片只看峰值 TFLOPS 就够了。
正解训练速度不仅取决于峰值算力,还受内存带宽、互联通信开销和实际利用率的多重制约。就像分拣员手速翻倍,如果传送带供不上包裹,产能依然上不去。v5p 实际训练加速之所以常常超过 1.67 倍,正是因为它在带宽和互联上的同步升级让算力能真正“吃饱”。
为何常见:厂商宣传页总是把峰值算力放在最显眼的位置,用户很容易把单点指标当作整体性能。
误区既然 SparseCore 能跳过零权重计算,那我只要在模型里把所有小权重置零,训练速度就会大幅提升。
正解稀疏加速的收益取决于模型真实的稀疏度。如果剪枝后的模型仍然有大量非零权重,SparseCore 几乎派不上用场。而且权重归零会直接损害模型精度,需要配合训练感知剪枝(如稀疏训练)才能保证效果。空包裹检测器再聪明,也只对确实有空包裹的流水线有意义。
为何常见:把“稀疏化”想象成免费的午餐,忽略了模型精度与稀疏度的平衡成本。
误区TPU 是谷歌专门定制的 AI 芯片,峰值算力高、互联先进,所以任何 AI 任务都应该优先选 TPU。
正解TPU 的优势集中在矩阵密集、能适配 XLA 优化的训练任务上;但 GPU 生态经过多年积累,PyTorch 原生支持度、调试工具链、第三方算子库都更成熟。很多中小模型在 GPU 上反而跑得更省心。好比一家专收标准件的分拣中心再快,遇到异形包裹还是会卡壳。
为何常见:拿纸面规格做绝对比较,忽略了软件生态和任务适配度这些关键变量。
误区同一系列的新型号出来,v5e 一定在各方面都碾压 v4,所有 v4 用户都应该迁移到 v5e。
正解v5e 其实主打性价比和推理场景,单芯片算力为 393 TFLOPS,比 v4 的 275 TFLOPS 高,但定位是“够用且便宜”;v5p 才是追求极致性能的选择。v4 在训练任务上依然有竞争力。产品线的细分意味着没有谁是“全面替代者”,只有适合不适合。
为何常见:大众习惯于“新一代必然全面超越旧一代”的消费电子叙事,但数据中心芯片的迭代往往是定位发散而非单点提升。
误区集群中加芯片就能线性加速训练。从 512 颗加到 1024 颗,训练时间就减半。
正解通信开销会随芯片数量增加而显著放大。每增加一颗芯片,就需要与更多节点同步梯度;如果互联带宽跟不上,大部分时间都浪费在等待上。TPU 的 OCS 光交换和 3D Torus 正是在对抗这种“人多嘴杂”效应,但扩展效率依然不可能达到 100%。
为何常见:线性扩展的直觉很自然,但现实中阿姆达尔定律决定了并行加速一定有上限。
面试题
Q1. TPU 的中文全称是什么?
- A.张量处理单元← 正确答案
- B.图形处理单元
- C.中央处理单元
- D.数据加速单元
答案:A。TPU 全称 Tensor Processing Unit,即张量处理单元,专为张量运算而设计。图形处理单元是 GPU,中央处理单元是 CPU,数据加速单元是 DPU 的常见误解,都不符合 TPU 的定义。
Q2. TPU v4 单芯片 BF16 峰值算力约为多少?
- A.约 275 TFLOPS← 正确答案
- B.约 400 TFLOPS
- C.约 100 TFLOPS
- D.约 500 TFLOPS
答案:A。TPU v4 采用 7nm 制程,单芯片 BF16 算力约 275 TFLOPS。400 和 500 更接近 v5e/v5p 的规格,100 则低估了 v4 的能力,因此只有 A 正确。
Q3. OCS(光路交换)在 TPU 集群中的主要作用是什么?
- A.芯片散热方案
- B.电源供应管理
- C.互联拓扑重构← 正确答案
- D.存储容量扩展
答案:C。OCS 全称 Optical Circuit Switching,作用是用光路动态切换芯片之间的连接关系,让集群的互联拓扑更灵活,从而降低通信延迟。它既不负责散热,也不负责供电和存储扩展,故选 C。
Q4. TPU v4 首次引入的稀疏加速核心叫什么?
- A.SparseCore← 正确答案
- B.TensorCore
- C.MatrixCore
- D.VectorCore
答案:A。SparseCore 是 TPU v4 引入的专门处理稀疏权重的计算核心,能跳过零值计算。TensorCore 是英伟达 GPU 上的概念,MatrixCore 和 VectorCore 属于常见干扰项,并非 TPU v4 的正式命名。
Q5. 以下哪些属于 TPU v5 相对 v4 的改进方向?
- A.采用更高制程工艺← 正确答案
- B.提供更大内存带宽← 正确答案
- C.延续稀疏加速能力← 正确答案
- D.完全开放全部源码
答案:ABC。v5 系列在更先进制程上制造,v5p 内存带宽大幅提升至 8.5TB/s,同时延续并优化了 SparseCore 稀疏加速。但谷歌从未开源 TPU 全部源码,D 明显错误,所以选 A、B、C。
Q6. TPU 集群采用 3D Torus 拓扑的主要优势是什么?
- A.提高单核频率
- B.减少芯片间延迟← 正确答案
- C.扩展内存容量
- D.改善芯片散热
答案:B。3D Torus 让每颗芯片在前后、左右、上下六个方向都有邻居,数据包可以走更短的路径直达目标,从而减少芯片间通信延迟。它与单核频率、内存容量和散热无关,故选 B。
Q7. 稀疏加速的核心计算原理是什么?
- A.自动增大模型参数
- B.跳过零权重计算← 正确答案
- C.增加计算冗余度
- D.压缩输入图像数据
答案:B。稀疏加速的前提是权重矩阵中有大量零元素,零与任何数相乘结果仍为零,因此没必要消耗算力去计算。SparseCore 负责跳过这些零值,节省出的算力用于非零权重。增大参数、增加冗余和压缩图像都与稀疏加速的原理不符。
Q8. TPU v5e 与 v4 相比,在定位上有哪些差异?
- A.更高的能效比定位← 正确答案
- B.更强推理任务优化← 正确答案
- C.更昂贵的市场定价
- D.面向性价比的市场← 正确答案
答案:ABD。v5e 主打高能效比和推理优化,定价上远低于 v5p,面向追求性价比的客户群体。它并非更昂贵的产品,C 错误。因此正确答案是 A、B、D。
Q9. 芯片数量从 1024 颗增加到 2048 颗,训练速度会如何变化?
- A.训练速度会成倍提升
- B.受带宽等因素制约← 正确答案
- C.训练速度必然下降
- D.只影响推理侧速度
答案:B。扩展效率受通信开销制约,芯片翻倍不等于速度翻倍。增加芯片后梯度同步的数据量也增大,如果互联带宽不足,效率会明显下降。A 过于理想化,C 和 D 也不符合并行训练的基本规律,故选 B。
Q10. 下列哪些技术属于 TPU 集群互联体系的核心组件?
- A.OCS 光路交换机← 正确答案
- B.3D Torus 拓扑← 正确答案
- C.HBM 高带宽内存
- D.风冷散热系统
答案:AB。OCS 光路交换和 3D Torus 拓扑共同构成 TPU 集群的互联骨架,前者负责动态光路切换,后者负责相邻芯片的立体直连。HBM 是内存技术,风冷属于散热方案,均不属于互联体系,故选 A、B。