组合与时序电路：寄存器与移位寄存器

可视化演示

\u5c55\u793a\u79fb\u4f4d\u5bc4\u5b58\u5668\u6570\u636e\u6d41\u52a8(SISO/SIPO/PIPO)\u3001LFSR\u7ebf\u6027\u53cd\u9988\u7ed3\u6784\u4e0e\u4f2a\u968f\u673a\u5e8f\u5217\u751f\u6210\u3001CPU\u5bc4\u5b58\u5668\u5c42\u7ea7\u8bbf\u95ee\u5ef6\u8fdf\u5bf9\u6bd4\uff0c\u5207\u6362\u6a21\u5f0f\u67e5\u770b\u3002

寄存器基础：总闸落下的储物柜

想象一家快递站，墙上是一排排弹簧锁储物柜，工头每隔一小时吹一次哨子。吹哨的瞬间，所有柜门同时“咔哒”上锁，把顾客刚放进去的包裹锁得严严实实；下一声哨响之前，柜门纹丝不动。这排储物柜，就是寄存器。

把“哨声”换成电信号，把“电子储物格”换成 D 触发器，故事就变成了芯片里的时序逻辑。D 触发器是数字电路里最小的“储物格”，它只有一个数据输入端 D 和一个时钟输入端 CLK。所谓“边沿触发”，是指它只在时钟信号从 0 跳到 1（上升沿）的那一瞬间，采样输入 D 的值并记住它；其余时间，无论 D 怎么变化，输出 Q 都保持原样，像锁死的柜门。一个 D 触发器存 1 位数据；把 n 个触发器的时钟端接在一起、数据端各自分开，就构成了 n 位寄存器。“时钟共用”的设计极其关键，它保证所有位在同一时刻被锁存，不会出现先锁高位、后锁低位的“数据错位”。寄存器最核心的特性方程：

回到快递站的画面：寄存器从不主动“想起”什么，它只在哨声响起的那一瞬间记住门外站着的值。正是这种“定时上锁”的纪律性，让数字电路能够在一个个时钟节拍中有条不紊地保存运算的中间结果。

移位原理：一节一拍向前走

工头嫌储物柜太死板——包裹得往下一站送。于是他在柜子底下装了一条传送带：每个节拍，所有包裹整体向右挪一格，最右边的掉出货道，最左边的空位等待新包裹进入。这条传送带，就是移位寄存器。

移位寄存器本质上就是“寄存器 + 级间连线”：把前一级的输出 Q 接到后一级的输入端 D。这样每个时钟边沿，第 i 级的内容就“搬进”第 i+1 级，数据整体向一个方向移动一格。约定命名——“右移”是指数据从左边进来、向右逐级传递；因此第 i 级在下一拍会拿到第 i-1 级当前持有的值：

传送带最重要的价值是“同步搬运”：所有数据在同一时刻、朝同一方向、移动同样的步数。芯片里做卷积计算时，输入特征图的数据就是靠这样的移位通路，一行一行、一列一列地“流”进乘法器的。组合电路像一群没有钟表的工人各干各的，而移位寄存器像一支训练有素的搬运队，听着号令整齐迈步。

工作模式：四种装卸货玩法

传送带刚建好时，工头只会在最左边放包裹、最右边取包裹，这是“串入串出”——数据逐位从入口进，逐位从出口出，一个时钟一位。可快递站不是只做两头的生意：有时候整排柜子同时装货（并入），有时候整排卸下来（并出）。排列组合一下，就有了四种基本工作模式：

1. 并入并出：所有触发器同时在时钟边沿接收外部并行数据，也同时对外输出——本质是一个带“总闸”的普通寄存器。

2. 串入串出：入口一次进一位，出口一次出一位，常用于跨时钟域的数据搬运。

3. 串入并出：数据从一头逐位进入，凑满 n 位后整排一次性输出——这叫“串转并”。

4. 并入串出：数据先整排装入，再逐位从出口送出——这叫“并转串”。

串行接口（如 UART、SPI）只有一根数据线，一次只能发一位，所以要靠“串入并出”把收到的比特凑成 8 位一字节；反过来，处理器内部总线 32 位并行输出，要发出去得先“并入串出”一位一位排队走。串行传输一位要一个时钟周期，所以 n 位数据全部到达的总时间：

四种模式好比传送带的四种调度方案：有人喜欢整车卸货（并行），有人喜欢流水线逐件发货（串行）。在高速电路里，并行与串行的转换是绕不开的桥——而移位寄存器，就是这座桥的桥墩。

双向移位：能进能退的传送带

有些快递站的传送带装了倒车挡，按下手柄可以反方向转动——包裹们调头往左边跑。这种既能向右又能向左移动的移位寄存器，叫双向移位寄存器。它比单向版本多了两个东西：一个模式控制端 S，和一整套“换向开关”（多选一逻辑）。

S 的作用就像方向信号灯：S=1 时允许右移，此时每级寄存器在时钟边沿读取“左邻”的数据；S=0 时允许左移，改为读取“右邻”的数据。一个式子可以同时描述两种行为：

实际工程里，74HC194 就是著名的 4 位双向移位寄存器芯片，提供左移、右移、并入、保持四种模式。双向传送带的价值，在于让数据“想往哪走就往哪走”——比如浮点运算器里，尾数对齐时左移、规范化时右移，同一套硬件来回倒腾，省下两套独立的移位电路。

典型应用：传送带的三样绝活

传送带见得多了，但真正让它封神的，是三个被玩出花的绝活：算算术、拖时间、造随机。

第一招：算算术。 二进制里，左移一位等于乘以 2，右移一位等于除以 2（向下取整）。所以移位寄存器配上加法器，能做出便宜的乘除法器：要算 x × 8，就把 x 左移 3 位，比查乘法表快得多。早期 CPU 的乘法指令，很多就是靠“移位 + 累加”硬算出来的。

第二招：拖时间。 数据在移位寄存器里每拍挪一格，走过的级数乘以时钟周期就是它被延迟的时间。n 级移位寄存器构成“延迟线”，常用来对齐校正信号，比如高清显示器里各通道信号到达时间不一致时，就用可编程延迟线补齐。

第三招：造“随机”。 把移位寄存器最后两级引出来做异或反馈，再接回输入端，就形成了线性反馈移位寄存器 LFSR。它输出的序列看起来东一个西一个毫无规律，其实是完全确定的周期序列——称为“伪随机序列”。n 级 LFSR 精心选择抽头后，能走完除全零外的所有状态，最大周期：

工程上 LFSR 常用作噪声源、数据加扰、CRC 校验的分频器。回到传送带的故事：同样是排队走路，有人用队伍来算账（乘除），有人用它来磨时间（延迟），还有人用它抽签定顺序（伪随机）——传送带还是那条传送带，但玩法完全不同。

环形计数器：一个工件绕圈跑

工头想做一份“轮值表”：4 个工人轮流值班，1 号值完给 2 号，2 号值完给 3 号……轮到 4 号后回到 1 号。于是他把传送带弯成一个闭环，让唯一的包裹永远在圈里跑，永远不会出站。这个“闭环传送带”在电路里就是环形计数器。

实现特别简单：把移位寄存器的最后一级输出直接接回第一级的输入。n 级环形计数器只有 n 个有效状态——任何时刻恰好只有一位是 1，其余全是 0。比如 4 位时状态按 1000 → 0100 → 0010 → 0001 → 1000 循环。由于每个状态都能直观看出“谁在值班”，译码电路不需要额外逻辑，直接取某一级输出即可，在顺序控制（交通灯、机床工序）里相当省事。但环形计数器有个著名隐患：如果上电瞬间状态不是“恰好一个 1”（比如 1010），这个错误模式就会永远在环里反复，无法自愈。

为了解决“卡在错误状态”的问题，工程上会加自启动电路：检测到状态不合法时，强制把系统拉回 1000…0。就像闭环传送带上万一混入两个包裹，管理员会在门口盯着，见到异常就伸手拿掉一个。

扭环形计数器：会翻转的传送带

环形计数器状态太少太浪费，工头想了个改进：传送带在出口处加了一道“翻面机”——包裹每绕完一圈，出来时会自动换个面（0 变 1、1 变 0）再回到起点。这就是扭环形计数器，也叫约翰逊计数器。

实现上和环形计数器的唯一区别，是反馈路径上多了一个反相器：末级输出取反后接回第一级输入。4 位扭环的状态依次是 0000 → 1000 → 1100 → 1110 → 1111 → 0111 → 0011 → 0001 → 0000，共 8 个，正好是普通环形的两倍：

扭环形计数器让“一个包裹正着跑一圈、反着跑一圈”，计数步数翻倍，而代价只是一个反相器。它依然只用了全状态空间的一小部分——4 位理论 16 种状态只用 8 种，但每个状态转换时只有一位变化，译码不会出现毛刺。这块“小账本”，工程上算得比谁都精。

AI 应用场景

Python 演示

# -*- coding: utf-8 -*-"""N 位右移寄存器与 3 级 LFSR 的 Python 实现"""class ShiftRegister:    """N 位右移寄存器, bit0 为最低位右端, 新位从最高位进入"""    def __init__(self, n, init=0):        self.n = n        self.val = init & ((1 << n) - 1)     def shift_in(self, bit):        # 旧数据右移一位, 新 bit 放到最高位 (串入)        self.val = (self.val >> 1) | (bit << (self.n - 1))        return self.out()     def out(self):        # 并行输出, 返回 n 位整数        return self.val class LFSR:    """3 级 LFSR, 特征多项式 x^3 + x + 1, 周期 2^3 - 1 = 7"""    def __init__(self, state=0b111):        self.state = state & 0b111     def next_bit(self):        # 反馈位 = 第3级输出 与 第1级输出 异或        fb = ((self.state >> 2) ^ (self.state >> 0)) & 1        # 右移并把反馈位补到最高位        self.state = ((self.state >> 1) | (fb << 2)) & 0b111        return fb def main():    sr = ShiftRegister(4)    data = [1, 0, 1, 1]    print("串入串出演示: 输入序列 1011")    for b in data:        sr.shift_in(b)        print("  输入", b, "-> 寄存器", format(sr.out(), "04b"))     lfsr = LFSR(0b111)    seq = [lfsr.next_bit() for _ in range(7)]    print("LFSR 伪随机序列: ", seq) if __name__ == "__main__":    main()

1. self.val = (self.val >> 1) | (bit << (self.n - 1))数据整体右移一格，同时把新比特放到最高位，对应传送带前进一步。
2. return self.out()返回当前全部 n 位数据，对应“并出”观察口。
3. fb = ((self.state >> 2) ^ (self.state >> 0)) & 1抽取第 3 级和第 1 级的输出做异或，构成 LFSR 的反馈。
4. self.state = ((self.state >> 1) | (fb << 2)) & 0b111寄存器右移并把反馈位补回最高位，限定在 3 位范围内。
5. sr.shift_in(b)逐位送入数据，模拟串入串出移位。
6. seq = [lfsr.next_bit() for _ in range(7)]连续取 7 个时钟周期的输出，恰好覆盖一个完整伪随机周期。

常见误区

面试题