想象你经营一家手工饼干工坊，客人要求你做的饼干越小越精致，最好在米粒大的饼干上雕出花纹。起初做大饼干时，一个模具能用很久，烤十盘坏一盘也不心疼；但当你开始雕花，图案每精细一倍，定制模具的价格就要翻几番，烤废的饼干也越来越多，最后算下来，一块小饼干的成本远远超过一打大饼干。芯片制造就是这个饼干的微缩版：晶圆是整张面团，芯片是一块块饼干，掩膜是雕刻花纹的模具，工艺节点就是花纹的精细度，而良率是烤出完整饼干的成功率。先进制程成本曲线，说的正是“饼干越小越贵”的残酷经济规律——它决定了为什么AI芯片动辄上万，也决定了芯片公司必须在“极致性能”和“口袋深浅”之间做战略抉择。

岗位关联

理解这条成本曲线，你就能看懂AI算力背后的价格逻辑，在芯片选型、产品定价与供应链谈判中做出精明决策。这是每一位AI硬件从业者的必修成本课。

目录
  1. 可视化演示
  2. 成本曲线特性
  3. 掩膜成本
  4. 晶圆价格
  5. 良率影响
  6. 单芯片成本
  7. 节点选择
  8. AI市场竞争
  9. AI 应用场景
  10. Python 演示
  11. 常见误区
  12. 面试题

可视化演示

展示半导体工艺节点缩小过程中制造成本指数上升趋势、NRE构成分解及良率对单芯片成本的影响，交互调节参数观察成本变化。

本节配有交互动效（进入视口后自动加载，约 3KB）。

制程成本指数曲线 28nm到2nm晶圆成本从3K到20K美元 EUV光刻机单价超1.5亿美元 C=3000*e^(0.4n) 成本随节点缩小指数增长

成本曲线特性

饼干工坊的账本上有一条让人心跳加速的曲线：当饼干尺寸从28毫米缩到14毫米、再缩到7毫米，模具成本不是翻倍而是翻4倍，废品率也从1%涨到10%。这条曲线就像楼梯，台阶越往上越陡。在芯片世界里，这条“成本—节点”曲线是每个半导体公司CEO都会贴在墙上的圣旨。

什么叫工艺节点？它大致指芯片上晶体管的最小特征尺寸。28nm、14nm、7nm、5nm、3nm——数字越小，晶体管越密集。过去几十年，节点缩小曾带来“每颗晶体管更便宜”的甜蜜时代，但大约28nm之后，事情变了。先进制程的研发费用、光刻设备费用、掩膜费用开始指数级增长，曲线拐点出现，单颗芯片的成本不再随缩小而下降。

回到饼干工坊：今天你烤28mm的大饼干，一块成本1元；改做3mm的雕花饼干，按这个公式（k≈7）算，成本就是 $2^{(28-3)/7} \approx 11.7$ 元。这就是为什么AI芯片用最先进的3nm，成本高得惊人，也解释了为什么只有少数公司玩得起。

Cchip(n)=C0×2n0−nkC_{\text{chip}}(n) = C_0 \times 2^{\frac{n_0 - n}{k}}
这个公式描述相对成本：当从参考节点 $n_0$ 缩小到 $n$，成本按 $2$ 的幂次上升。$k$ 是“半代距”——每缩小多少纳米成本翻倍。
  1. 基准成本 $C_0$这是参考节点（如28nm）下的一颗芯片成本，作为比较的起点。
    C0=Cchip(n0)C_0 = C_{\text{chip}}(n_0)
  2. 节点差值 $n_0 - n$当前工艺节点与参考节点的差距，节点越小，差值越大，成本越高。
    Δn=n0−n\Delta n = n_0 - n
  3. 指数放缩 $2^{\Delta n / k}$差值每增加一个 $k$，成本就翻倍。这是“指数上升”的数学根源。
    2Δnk2^{\frac{\Delta n}{k}}
  4. 合成总成本将基准成本乘以指数因子，得到目标节点下的相对成本。
    Cchip(n)=C0×2Δn/kC_{\text{chip}}(n) = C_0 \times 2^{\Delta n / k}

掩膜成本

饼干工坊要刻出极细的花纹，必须在钢板上用激光雕刻浮雕模具，这套模具在芯片世界里叫掩膜。掩膜决定了光刻机在晶圆上投下什么图案，是制造工艺的“母版”。做一块28nm芯片也许只需20层掩膜，而做3nm芯片可能需要80层以上，且每层精度要求极高。

更麻烦的是，当光刻机的光源波长追不上节点缩小的脚步，工程师要用多重曝光技巧——把一层图案拆成好几张掩膜轮流曝光，掩膜数量因此爆炸式增长。到了EUV（极紫外光刻）时代，掩膜本身还要镀上几十层反射膜，一块EUV掩膜的造价可达数百万美元，相当于一辆超级跑车。

因此，掩膜成本对低量产产品是致命的。某款AI加速器只卖几千颗，每颗芯片摊到的掩膜成本可能就是几万元；而手机SoC出货上亿颗，摊薄后每颗只有几块钱。饼干工坊订购的豪华模具，如果只做一块饼干，那这块饼干就是天价。

C_{\text{mask,total}} = N_{\text{layers}} \times P_{\text{mask}}$$$$C_{\text{mask,amortized}} = \frac{C_{\text{mask,total}}}{Q_{\text{wafers}} \times N_{\text{dies}}}
掩膜总成本 = 掩膜层数 × 单层掩膜价格。摊到每颗芯片时，要除以总生产的芯片数量（晶圆数 × 每片晶圆芯片数）。
  1. 层数 $N_{\text{layers}}$制造一颗芯片所需的光刻层总数，先进制程动辄七八十层，层数越多，模具费越高。
    Nlayers=光刻层数N_{\text{layers}} = \text{光刻层数}
  2. 单价 $P_{\text{mask}}$每层掩膜的制造成本，EUV层比DUV层贵一个数量级。
    Pmask=单层掩膜价格P_{\text{mask}} = \text{单层掩膜价格}
  3. 总掩膜成本两者相乘得到一套工艺的全部母版成本，这是流片前必须付出的“入场费”。
    Cmask,total=Nlayers×PmaskC_{\text{mask,total}} = N_{\text{layers}} \times P_{\text{mask}}
  4. 摊销到每颗芯片公司不是只做一颗芯片，整套掩膜要摊销到所有量产芯片上。分母越大，每颗分摊越少。
    Cmask,amortized=Cmask,totalQwafers×NdiesC_{\text{mask,amortized}} = \frac{C_{\text{mask,total}}}{Q_{\text{wafers}} \times N_{\text{dies}}}

晶圆价格

晶圆是芯片的“烤盘”——一张圆形硅片，上面能切出几十上百颗芯片。这张烤盘本身并不便宜：高纯硅单晶棒切割研磨成300mm晶圆，一片售价约400美元。但真正的大头是加工费——让这张晶圆经历几百道工序，包括光刻、刻蚀、沉积、离子注入，每一步都要昂贵的设备。

先进制程的晶圆加工费尤其吓人。一台EUV光刻机售价约1.5亿美元，按5年折旧，再算上厂房、电费、维护和工程师薪资，分摊到每片晶圆上，加工费就是硅片原价的几十倍。而且节点越小，工序越多，光刻次数翻倍，晶圆价格自然水涨船高。

晶圆价格还有一个隐藏杠杆——产能利用率。如果工厂只开50%产能，设备折旧就要分摊到一半的晶圆上，每片晶圆成本几乎翻倍。所以晶圆厂拼命接单、抢客户，本质是在和成本曲线赛跑。

Wwafer=Ssilicon+Dequipment+Pprocess+OoverheadW_{\text{wafer}} = S_{\text{silicon}} + D_{\text{equipment}} + P_{\text{process}} + O_{\text{overhead}}
晶圆总成本由硅片材料、设备折旧、加工工艺费用和运营杂费构成。先进制程让后三项同步膨胀。
  1. 硅片材料 $S_{\text{silicon}}$裸硅片成本，相对稳定，300mm大硅片约几百美元。
    Ssilicon=裸片价格S_{\text{silicon}} = \text{裸片价格}
  2. 设备折旧 $D_{\text{equipment}}$光刻机、刻蚀机等设备价格除以使用寿命，再摊到一片晶圆上。EUV光刻机让这项急剧攀升。
    Dequipment=∑设备价格折旧年限×年处理晶圆数D_{\text{equipment}} = \sum \frac{\text{设备价格}}{\text{折旧年限} \times \text{年处理晶圆数}}
  3. 工艺费用 $P_{\text{process}}$每道工序的材料、耗材、能源消耗。节点越小，工序越多，费用指数增长。
    Pprocess=每片晶圆工艺成本P_{\text{process}} = \text{每片晶圆工艺成本}
  4. 运营杂费 $O_{\text{overhead}}$洁净室、电费、人力。晶圆厂一天的电费就够买几千片硅片。
    Ooverhead=固定运营成本分摊O_{\text{overhead}} = \text{固定运营成本分摊}

良率影响

饼干烤盘上并不是每块饼干都完美。有的边缘烤焦，有的花纹模糊，这些都得扔进废品筐。芯片制造也一样：一片晶圆上切出的裸片，能通过测试、封装成品的比例叫良率。先进制程的良率通常低得可怜——早期3nm良率可能只有50%，意味着每两片晶圆就有一片白做。

良率的核心敌人是缺陷密度：晶圆上的灰尘、晶体缺陷、工艺偏差都会让芯片失效。芯片面积越大，碰到缺陷的概率越高，良率就越低。这就是为什么英伟达的巨型GPU（面积超过800mm²）在先进制程上特别“难产”，而面积小的手机芯片则相对好做。

良率对成本的放大效应是“乘数式”的：若良率只有50%，意味着每颗芯片的成本瞬间翻倍。更糟的是，为了提升良率，工程师需要不断试错、调整参数，这段学习曲线是烧钱的无底洞。饼干工坊的老师傅会告诉你：雕花饼干的第一炉几乎全是废品，但练熟了良率就上来了——只是这“练熟”的成本，已经算进了每一块饼干的定价里。

Y=(1+D0×A)−1Y = \left(1 + D_0 \times A\right)^{-1}
良率服从泊松分布模型：缺陷密度 $D_0$ 乘以芯片面积 $A$ 越大，良率越低。面积翻倍，良率不是减半而是加速恶化。
  1. 缺陷密度 $D_0$单位面积上的平均缺陷数，工艺越先进，设备精度要求越高，控制缺陷越难。
    D0=缺陷数晶圆面积D_0 = \frac{\text{缺陷数}}{\text{晶圆面积}}
  2. 芯片面积 $A$单颗芯片的尺寸。面积越大，覆盖的缺陷区域越多。
    A=裸片面积A = \text{裸片面积}
  3. 乘积 $D_0A$芯片上期望的缺陷数量。这个值越大，良率越低。
    D0A=平均缺陷数D_0 A = \text{平均缺陷数}
  4. 取逆良率是指数泊松模型的倒数形式，面积大或缺陷多时，良率呈超线性下降。
    Y=(1+D0A)−1Y = (1 + D_0 A)^{-1}

单芯片成本

现在我们把饼干工坊的全套账本摊开：模具费（掩膜成本）、烤盘费（晶圆价格）、废品率（良率），最终要算清一块合格饼干到底花了多少钱。单芯片成本是这些因素共同作用的结果，公式不算复杂，但每个变量都牵动人心。

这个公式揭示了一个反直觉现象：芯片面积越大，单位成本不是等比增加，而是因平方关系快速上升。因为面积增大既减少了每片晶圆的芯片数量，又拉低了良率。AI芯片往往面积巨大，所以即便用同样的工艺，成本也远高于普通芯片。饼干工坊要是坚持做超大号雕花饼干，恐怕只能走高端定制路线了。

Cchip=Wwafer+Cmask,amortizedNdies×YC_{\text{chip}} = \frac{W_{\text{wafer}} + C_{\text{mask,amortized}}}{N_{\text{dies}} \times Y}
单芯片成本 =（晶圆价格 + 摊薄到该晶圆的掩膜成本）÷（每片晶圆切出的裸片数 × 良率）。分母越大，成本越低。
  1. 晶圆总成本分子是单片晶圆的制造成本，再加上该晶圆分摊到的掩膜成本。
    Wtotal=Wwafer+Cmask,amortizedW_{\text{total}} = W_{\text{wafer}} + C_{\text{mask,amortized}}
  2. 裸片数 $N_{\text{dies}}$一片晶圆能切出多少颗芯片，由晶圆面积和芯片面积决定。面积越小，颗数越多。
    Ndies≈πrwafer2AchipN_{\text{dies}} \approx \frac{\pi r_{\text{wafer}}^2}{A_{\text{chip}}}
  3. 良率 $Y$合格芯片的比例。良率80%意味着只数出八成能卖钱的芯片。
    Y=良率Y = \text{良率}
  4. 除法合成把总成本除以“有效芯片数”，就得到每颗合格芯片的真实成本。
    Cchip=WtotalNdies×YC_{\text{chip}} = \frac{W_{\text{total}}}{N_{\text{dies}} \times Y}

节点选择

饼干工坊要不要为了“米粒雕花”升级全套模具？这取决于你的顾客是谁。做AI芯片的公司也面临同样的抉择：用先进的3nm还是成熟的5nm甚至7nm？节点选择不是技术问题，而是经济问题。

先进节点带来更高的晶体管密度，意味着性能更强、功耗更低——对动辄功耗几百瓦的AI芯片来说，能效提升极具诱惑。但代价是掩膜成本指数上升、良率低、产能紧张。成熟节点虽然性能平庸，但成本可控、供货稳定，对价格敏感的终端推理芯片来说反而更香。

实际决策时还要考虑产品定位：旗舰训练卡可以用3nm堆性能，把成本转嫁给云厂商；边缘推理芯片则适合5nm甚至7nm，用低价走量。苹果在A17 Pro上用了3nm，而英伟达的旗舰GPU直到RTX 50系列才用上4nm——不是不想用，而是成本曲线不允许。

Decision Ratio=ΔPerformanceΔCost per Chip=Pnew−PoldPoldCnew−ColdCold\text{Decision Ratio} = \frac{\Delta \text{Performance}}{\Delta \text{Cost per Chip}} = \frac{\frac{P_{\text{new}} - P_{\text{old}}}{P_{\text{old}}}}{\frac{C_{\text{new}} - C_{\text{old}}}{C_{\text{old}}}}
决策比率衡量“花一倍成本换多少性能提升”。如果比率小于1，说明用先进制程得不偿失，选成熟节点更划算。
  1. 性能变化率分子是新旧节点的性能提升比例。性能可以是算力、能效等。
    ΔPPold\frac{\Delta P}{P_{\text{old}}}
  2. 成本变化率分母是单芯片成本提升比例。
    ΔCCold\frac{\Delta C}{C_{\text{old}}}
  3. 比值两者相除。比值>1说明性能提升幅度超过成本增幅，值得升级；比值<1则反之。
    Decision Ratio=ΔP/PoldΔC/Cold\text{Decision Ratio} = \frac{\Delta P / P_{\text{old}}}{\Delta C / C_{\text{old}}}

AI市场竞争

回到我们的饼干工坊。当你决定做雕花小饼干后，定价就成了生死线：卖太贵没人买，卖太便宜亏本。AI芯片市场正是如此。先进制程成本曲线直接决定了AI芯片的定价策略和市场竞争力，是一条看不见但无处不在的“成本红线”。

AI芯片公司的成本结构差异巨大。英伟达用台积电4nm制造B200，单颗芯片的晶圆成本可能高达数千美元，但凭借垄断级性能和生态，毛利率仍能保持在70%以上。而寒武纪、华为昇腾等国产芯片用相对成熟的7nm工艺，靠着成本优势和定制化服务，在特定市场打价格战。这就是成本曲线主导的差异化竞争。

量产规模是成本曲线的“缓冲垫”。同一套3nm掩膜，出货100万颗和出货1亿颗，摊到每颗的掩膜成本天差地别。因此，AI芯片公司总是想办法扩大出货量，或者像Chiplet那样把大芯片拆成小芯片分别制造，用小面积降低缺陷风险、提高良率，绕开成本曲线的陡峭区段。饼干工坊的终极智慧是：与其硬刚“米粒雕花”的成本，不如把饼干做成拼图，每一小块都用成熟的模具制作，再拼出想要的大饼干——这就是先进封装带来的新经济账。

Profit Margin=Pselling−CchipPselling\text{Profit Margin} = \frac{P_{\text{selling}} - C_{\text{chip}}}{P_{\text{selling}}}
毛利率=（售价 - 单芯片成本）÷ 售价。成本越低，定价越灵活，越有空间用低价抢占市场或享受高额利润。
  1. 售价 $P_{\text{selling}}$AI芯片的市场销售价，受产品定位和竞争格局影响。
    Pselling=市场定价P_{\text{selling}} = \text{市场定价}
  2. 单芯片成本 $C_{\text{chip}}$由前几节的成本公式计算出的真实生产成本。
    Cchip=WtotalN×YC_{\text{chip}} = \frac{W_{\text{total}}}{N \times Y}
  3. 利润空间售价减成本，这是公司真正的赚钱部分。
    Pselling−CchipP_{\text{selling}} - C_{\text{chip}}
  4. 毛利率利润占售价的比例。先进制程成本高，必须定高价保住利润；成熟制程成本低，降价空间大。
    Margin=P−CP\text{Margin} = \frac{P - C}{P}

AI 应用场景

云端AI训练芯片制程选型

阶段：芯片产品规划与工艺选型

解决的问题：AI初创公司设计训练芯片，需在性能与成本间权衡。传统做法是盲目追逐最先进制程，结果单芯片成本高到难以量产。利用成本曲线模型，可以在NVIDIA、AMD等巨头的竞争压力下找到差异化节点。

具体案例：某AI芯片公司计划推出一款面向中小云厂商的推理加速卡。通过搭建成本曲线模型输入不同节点的掩膜成本、晶圆价格、预期良率，发现采用5nm相比3nm，芯片面积从400mm²增至450mm²，但单芯片成本降低42%，功耗仅增加15%。最终选择5nm，以低于国际大厂30%的价格切入市场。

AI服务器整机成本谈判

阶段：供应链采购与成本协商

解决的问题：云厂商采购GPU服务器时，难以判断报价是否合理。通过单芯片成本公式，反推AI芯片的制造成本区间，建立议价底线。

具体案例：某云厂商采购10万颗AI加速卡，供应商报价单颗2500美元。采购团队利用成本模型估算：晶圆价格约1.5万美元/片，每片可切80颗，良率65%，掩膜分摊500美元/颗，成本约1760美元。据此谈判，最终以2100美元成交，节省近3000万美元。

Python 演示

python54 行
"""先进制程成本曲线估算模型"""import math class ChipCostModel:    """单芯片成本估算器"""     def __init__(self, wafer_price, die_area_mm2, defect_density,                 mask_cost, wafer_volume):        self.wafer_price = wafer_price        self.die_area_mm2 = die_area_mm2        self.defect_density = defect_density        self.mask_cost = mask_cost        self.wafer_volume = wafer_volume     def die_count_per_wafer(self, wafer_diameter_mm=300):        """估算每片晶圆可切出的裸片数"""        wafer_area = math.pi * (wafer_diameter_mm / 2) ** 2        return int(wafer_area / self.die_area_mm2)     def yield_rate(self):        """泊松良率模型"""        return (1 + self.defect_density * self.die_area_mm2) ** -1     def mask_amortization(self):        """掩膜成本摊到每颗芯片"""        total_dies = self.die_count_per_wafer() * self.wafer_volume        return self.mask_cost / total_dies if total_dies else 0     def chip_cost(self):        """单颗合格芯片成本"""        dies = self.die_count_per_wafer()        yield_rate = self.yield_rate()        base = self.wafer_price / (dies * yield_rate)        return base + self.mask_amortization() def cost_curve_summary():    """对比不同节点的成本"""    nodes = [        ("28nm", 28, 1500, 30, 0.12, 2000000, 50000),        ("7nm",   7, 6500, 35, 0.10, 8000000, 100000),        ("5nm",   5, 12000, 40, 0.12, 25000000, 80000),        ("3nm",   3, 20000, 45, 0.15, 60000000, 50000),    ]    for name, node, wafer, area, d0, mask, vol in nodes:        model = ChipCostModel(wafer_price=wafer, die_area_mm2=area,                              defect_density=d0, mask_cost=mask,                              wafer_volume=vol)        cost = model.chip_cost()        print(f"{name}: 每片裸片数={model.die_count_per_wafer():4d}, "              f"良率={model.yield_rate()*100:5.1f}%, "              f"单芯片成本=${cost:8.2f}") if __name__ == "__main__":    cost_curve_summary()
目的：搭建一个可交互调试的单芯片成本估算模型，覆盖掩膜摊销、良率、切分颗数三大因子，帮助你在不同工艺节点间做成本对比。
  1. self.wafer_price / (dies * yield_rate)晶圆总价除以“有效裸片数”，反映良率对成本的放大效应。
  2. int(wafer_area / self.die_area_mm2)用面积估算裸片数，面积越大切得越少。
  3. (1 + self.defect_density * self.die_area_mm2) ** -1泊松良率模型，缺陷密度与面积乘积越大，良率越低。
  4. mask_cost / (dies * wafer_volume)掩膜成本摊薄到每个裸片，出货量越大，每颗分摊越小。
  5. cost_curve_summary()对比28nm到3nm的成本，直观看到指数上升趋势。

常见误区

误区我听别人说先进制程贵，就想当然认为任何芯片用了7nm就一定比28nm贵。但查了下手机芯片，7nm的骁龙好像也没贵到离谱啊，是不是成本曲线骗人？

正解成本曲线说的是“同样面积、同样销量”下的相对成本，不代表最终售价。手机SoC面积小、销量上亿，掩膜摊薄后成本增加有限；而AI大芯片面积巨大、销量低，成本才会被指数放大。面积和销量是成本曲线上的两个“缓冲垫”，跳开它们谈节点贵不贵就是耍流氓。

为何常见：人们容易把“工艺先进=昂贵”绝对化，忽略了成本公式里的分母因素，而且厂商宣传时也爱用“先进制程”作为高价卖点，误导了直觉。

误区良率90%听起来很成功，但为什么晶圆厂还在抱怨亏钱？是不是在夸大困难？

正解良率对成本的影响是乘数式的：90%良率与100%相比，成本只增加约11%（1/0.9≈1.11）。但如果芯片面积很大，裸片数少，90%良率可能仍然不够。比如一片晶圆只切出50颗大芯片，90%良率意味着只有45颗成品，而70%良率就直接打七折。良率的价值必须结合裸片数和晶圆价格一起看，不能只看百分比。

为何常见：日常生活里90%成功率已经很棒，但芯片行业毛利极高，一两点良率差异就能决定数亿美元盈亏，不能用普通产品的标准来衡量。

误区一听EUV光刻机1.5亿美元一台，就觉得芯片成本都是由光刻机决定的，只要买得起光刻机就能造出便宜芯片。

正解EUV光刻机确实是固定资产大头，但成本曲线里真正让先进制程贵的往往是掩膜成本和研发摊销。一台光刻机可以服务很多晶圆，摊到每片晶圆上可能只有几百美元；而一套3nm掩膜动辄上亿美元，若只生产几万片晶圆，摊到每颗芯片上就是天价。此外，低良率带来的报废损失也比设备折旧更致命。

为何常见：媒体喜欢渲染“光刻机天价”这种戏剧性数字，而掩膜、多重曝光、良率学习曲线等隐性成本更难感知，所以公众把锅都甩给了光刻机。

误区既然AI芯片都追求性能，用最先进制程一定能提高竞争力、卖出更高价，赚更多钱。

正解性能提升确实可以撑起高售价，但能否赚钱取决于成本增幅。若成本翻倍而性能只提升20%，边际利润反而下降。对于推理芯片这类价格敏感的品类，先进制程的高成本可能吃光利润。只有像英伟达旗舰卡那样具备垄断性能与生态溢价，才能用先进制程获得超额回报。否则，成熟制程+先进封装可能是更聪明的赚钱路径。

为何常见：技术人员的思维惯性是“性能至上”，但商业逻辑是“利润至上”。被媒体宣传的“最强芯片”光环所吸引，忽视了成本账。

面试题

Q1. 关于先进制程成本曲线，下列说法正确的是？

单选题 · easy

  • A.工艺节点越小，单芯片成本一定越低
  • B.工艺节点越小，成本呈现指数上升趋势← 正确答案
  • C.成本曲线只取决于光刻机价格
  • D.28nm之后成本曲线开始下降

答案：B。成本曲线在28nm后呈现指数上升，B正确。A忽略了面积、销量等变量；C只看光刻机是片面的；D与事实相反。

Q2. 掩膜成本对单芯片成本的影响，主要取决于？

单选题 · mid

  • A.掩膜的颜色
  • B.光刻机的品牌
  • C.掩膜总成本与量产规模的比值← 正确答案
  • D.晶圆直径的大小

答案：C。掩膜成本通过摊销影响每颗芯片，摊销 = 总掩膜成本 ÷ 总芯片数。量产规模越大，摊到每颗越少，故选C。

Q3. 某芯片良率从80%提升到90%，在其他条件不变时，单芯片成本大约降低多少？

单选题 · mid

  • A.10%
  • B.约11%← 正确答案
  • C.约20%
  • D.约1%

答案：B。成本与良率成反比，80%良率时成本因子1/0.8=1.25，90%时1/0.9≈1.111，降低(1.25-1.111)/1.25≈11.1%，故选B。

Q4. 下列哪些因素会提高先进制程的单芯片成本？

多选题 · mid

  • A.掩膜层数增加← 正确答案
  • B.良率下降← 正确答案
  • C.每片晶圆切出的裸片数增多
  • D.产能利用率降低← 正确答案

答案：ABD。掩膜层数增加使掩膜成本上升，良率下降直接放大成本，产能利用率低让设备折旧分摊到更少晶圆上。裸片数增多一般会降低单芯片成本，故不选。

Q5. 晶圆价格中的“设备折旧”是指？

单选题 · easy

  • A.设备坏了要换新
  • B.设备价格分摊到每片晶圆上的成本← 正确答案
  • C.设备每天用电的费用
  • D.设备运输安装的费用

答案：B。折旧是设备价值随时间转移到产品上，晶圆厂把光刻机等设备价格按年限分摊，再除以处理的晶圆数，就是每片晶圆承担的折旧成本。

Q6. 关于良率模型 $Y=(1+D_0 A)^{-1}$，以下说法正确的是？

多选题 · hard

  • A.缺陷密度 $D_0$ 不变时，芯片面积 $A$ 翻倍，良率一定减半
  • B.芯片面积越大，良率下降越明显← 正确答案
  • C.$D_0 A$ 表示芯片上平均缺陷数← 正确答案
  • D.该模型适用于所有工艺节点

答案：BC。$Y$ 与 $(1+D_0 A)$ 成反比，面积翻倍时 $1+D_0A$ 并非翻倍，良率不会恰好减半，故A错；面积越大 $D_0A$ 越大，良率下降显著，B对；$D_0A$ 确实是平均缺陷数，C对；模型是泊松近似，对先进工艺早期不一定精确，D错。

Q7. 单芯片成本公式中，分子应该包含哪些成本？

单选题 · mid

  • A.只有硅片成本
  • B.晶圆价格加上摊薄到这片晶圆的掩膜成本← 正确答案
  • C.光刻机整机价格
  • D.芯片售价

答案：B。分子是制造这片晶圆消耗的全部成本，包括材料与加工费，再加上分摊到该晶圆的掩膜制作费。光刻机整机价格是固定资产，须按折旧分摊，不能直接算进一片晶圆。

Q8. 面积相同的AI芯片，为什么3nm节点的制造成本远高于7nm？

单选题 · easy

  • A.因为3nm芯片功能更多
  • B.因为掩膜成本更高且良率更低← 正确答案
  • C.因为3nm芯片功耗更高
  • D.因为3nm芯片封装更贵

答案：B。先进节点成本高的核心原因是掩膜层数多、单价高，加上缺陷控制难导致良率低。功能与功耗是设计特性，封装与节点并无绝对关系。

Q9. AI芯片公司在选择工艺节点时，应综合考虑哪些因素？

多选题 · mid

  • A.目标市场的价格敏感度← 正确答案
  • B.芯片面积与良率的关系← 正确答案
  • C.预测出货量与掩膜摊销← 正确答案
  • D.竞争对手的Logo颜色

答案：ABC。节点选择是经济决策，需要评估市场定价空间、面积带来的良率风险、出货量对摊销的影响。竞争对手的Logo颜色纯属干扰项。

Q10. 某芯片使用28nm工艺，单芯片成本为1元；若改用3nm工艺，k=7，则近似成本为多少？

单选题 · hard

  • A.4元
  • B.8元
  • C.11.7元← 正确答案
  • D.16元

答案：C。按公式 $C=1\times 2^{(28-3)/7}=2^{25/7}\approx 2^{3.57}\approx 11.9$，最接近C选项11.7元。