x86 SIMD 扩展的进化之旅：从 MMX 到 AVX 的并行厨房

可视化演示

展示MMX到AVX-512寄存器宽度演进、SISD与SIMD并行处理对比、不同数据类型吞吐量分析，切换模式查看不同维度。

SIMD 并行原理

设想你的餐厅后厨最初只有一位厨师。客人点一份炒饭，他颠勺一次，出锅一份。再来一份，再颠一次——一条指令只能处理一个数据，这就是 CPU 最初的样子。生意火爆后你引入流水线：调味机对准一排 8 个餐盒，「咔」的一声同时按下 8 个喷头，8 份炒饭一次调味完成。这个「同时按下 8 个喷头」的思路，就是 SIMD——单指令多数据（Single Instruction, Multiple Data）。

SIMD 属于数据级并行：不是让 8 个厨师各炒一盘（那是多核多线程），而是一个厨师用一把「巨勺」一次捞起 8 份菜。CPU 把多个数据元素「打包」进一个更宽的寄存器，一条指令对包内所有元素同时执行相同运算。这种打包后的数据叫向量（vector），普通单个数据叫标量（scalar）。没有 SIMD 时处理 8 个加法要循环 8 条指令；有 SIMD 后一条指令完成，吞吐量近似提升 W 倍，W 就是向量宽度，即一次能并行处理的元素个数。

流水线的威力在于「批量操作」，这是后面所有进化的出发点。接下来，你的厨房要开始购置第一块大案板了。

MMX 初代开创

1996 年，Intel 推出 MMX 指令集，后厨迎来了第一块「大案板」。案板宽 64 厘米（寄存器 64 位），能同时切 8 根胡萝卜丁。注意，这块案板只能切菜（整数），不能做需要精确火候的菜（浮点运算）——因为 MMX 的设计目标就是加速多媒体，而多媒体里大量像素、音频采样都是整数。

MMX 的 64 位寄存器可以打包 8 个 8 位整数、4 个 16 位整数或 2 个 32 位整数。一条 PADDB（packed add byte）指令同时对 8 个 8 位整数做加法。为了不增加寄存器数量，MMX 寄存器直接映射到 x87 浮点栈寄存器——就像新案板其实是和原来的肉案共用的，切完蔬菜还得把案板擦干净还给肉案。这种复用导致切菜和切肉无法同时进行，成为 MMX 的一大局限。

MMX 案板虽简陋，却让程序员第一次尝到「一条指令处理 8 份数据」的甜头。但它不够用的地方很明显：精度低、不支持浮点、案板还要共用。下一次升级，老板决定干脆建一间独立的浮点厨房。

SSE 浮点革命

1999 年，SSE（流式 SIMD 扩展）登场。老板痛下决心建了一间全新的浮点厨房：案板宽度翻倍到 128 位（XMM 寄存器），而且是独立案板，不再和肉案共用。更重要的是，这间厨房能处理浮点菜——32 位单精度浮点数，一次做 4 道。

SSE 带来了 8 个独立的 128 位 XMM 寄存器，每条指令可打包 4 个单精度浮点并行运算，比如 ADDPS 一条指令完成 4 对浮点加法。对科学计算和 3D 图形来说，浮点才是主角：顶点坐标、光照强度、物理模拟全是浮点运算。SSE 还引入了流式加载/存储指令，减少缓存污染，这就是「Streaming」名字的由来。

独立浮点厨房让「精确控温的菜」也能批量出锅，3D 游戏和视频编码效率大增。下一站，案板再次加宽，还多了一双巧手。

AVX 宽度跃升

2011 年，AVX（高级向量扩展）登场，案板宽度从 128 翻到 256 厘米（YMM 寄存器），一次能处理 8 道单精度浮点菜。更妙的是，AVX 引入了「三手操作」：VEX 编码下的三操作数指令，比如 vaddps ymm3, ymm1, ymm2，两个源操作数（左右手各端的菜）先被读取运算，结果写进第三个目标（第三口锅），原菜谱完全不被破坏。

前两代两操作数指令形如 dst = dst + src，第一个操作数既当源又当目标，编译器常被迫先复制一份旧值，需要额外的 mov 指令。三操作数编码让目标寄存器彻底独立，省去复制，还打破了指令间的数据依赖链，CPU 乱序执行更容易铺开，指令级并行度随之提升。再加上 256 位宽度，AVX 的浮点吞吐相比 SSE 直接翻倍。

双倍案板加三手协作，AVX 让浮点吞吐真正起飞。接下来，终极形态出现了——中央厨房。

AVX-512 极致

2013 年，集成 AVX-512 的 Xeon Phi 问世，后厨迎来了典藏级 512 厘米超长案板（ZMM 寄存器），一次 16 道单精度浮点菜。案板太长厨师忙不过来怎么办？AVX-512 配备了「自动调味器」——掩码寄存器 k0~k7。

掩码寄存器像一排开关，按位控制每条数据通道是否参与运算。做菜时想给第 1、3、5 道菜加辣、其他不动，一条指令就能按掩码选择。这在循环里的条件运算（如 if (sum > 0)）、分支合并中非常高效。AVX-512 还支持嵌入式舍入（Embedded Rounding）和新的压缩/扩展指令，大幅减少标量循环，直指高性能计算（HPC）和 AI 推理。

从 64 到 512 厘米案板，单指令并行度从 8 个 8 位整数跃升到 16 个 32 位浮点。但厨房越大，耗电发热也越大——这是下一节要权衡的话题。

演进对比总结

把这条进化线纵览一遍：MMX 是第一块共享案板，SSE 是独立浮点厨房，AVX 是双倍宽度加三手协作，AVX-512 是带自动调味器的中央厨房。每个阶段都解决上一代的痛点，又引入新的权衡。

从技术指标看，寄存器宽度按每代 2 倍翻：MMX 64 位、SSE 128 位、AVX 256 位、AVX-512 512 位。指令编码也从两操作数演进到 AVX 的 VEX 三操作数、AVX-512 的 EVEX（支持掩码和嵌入式舍入）。向后兼容方面，新厨房都保留旧灶台——支持 AVX-512 的 CPU 照样能跑旧 SSE/MMX 代码，但新旧指令混用会有状态切换开销（如 SSE 与 AVX 混用导致的状态保存惩罚），编译器需要谨慎处理。

选厨房要看生意规模：嵌入式设备用 SSE 足够省电，云端服务器追求极致吞吐可以上 AVX-512。理解这条演进路，你就能读懂性能报告里那些奇怪的数字——同样一段代码，为什么在不同机器上快慢差出好几倍。

AI 应用场景

Python 演示

import timeimport numpy as np  def scalar_add(a, b):    """标量循环逐个相加, 模拟没有 SIMD 的情况"""    n = len(a)    c = [0.0] * n    for i in range(n):        c[i] = a[i] + b[i]    return c  def simd_add(a, b):    """一次性向量相加, numpy 底层用 SIMD 指令加速"""    return np.add(a, b)  def main():    n = 8000000    rand = np.random.rand    a = rand(n).astype(np.float32)    b = rand(n).astype(np.float32)     t0 = time.perf_counter()    c_scalar = scalar_add(a.tolist(), b.tolist())    t1 = time.perf_counter()     t2 = time.perf_counter()    c_simd = simd_add(a, b)    t3 = time.perf_counter()     scalar_time = t1 - t0    simd_time = t3 - t2    speedup = scalar_time / simd_time     print("标量循环: {:.4f} 秒".format(scalar_time))    print("SIMD向量化: {:.4f} 秒".format(simd_time))    print("加速比: {:.1f}x".format(speedup))     c_scalar_arr = np.array(c_scalar)    assert np.allclose(c_scalar_arr, c_simd, atol=1e-3), "结果不一致"  if __name__ == "__main__":    main()

1. c = [0.0] * n预分配结果列表，避免循环内反复 append 导致内存搬移。
2. c[i] = a[i] + b[i]标量循环逐元素相加，一次只处理一对数据，正是无 SIMD 时代的写照。
3. return np.add(a, b)numpy 底层调用编译好的 SIMD 向量化库，一条 C 指令处理多个 float32。
4. np.random.rand(n).astype(np.float32)生成单精度数组，贴近 SSE/AVX 的 32 位浮点操作。
5. time.perf_counter()高精度计时，精确对比两种实现耗时。
6. assert np.allclose(...)验证两结果一致，确保向量化优化不改变语义。

常见误区

面试题