你有没有试过在大型图书馆里找一本书?假设整个图书馆有上亿册藏书,但管理员不会给你一张写满所有书位置的总清单——那会厚得像一堵墙。相反,你拿到一张“楼层指示卡”:先去 A 区,A 区的墙上贴着指向 B 区的指引,B 区的抽屉里放着 C 区的分区图,最后在 C 区的小格子里,才找到那本书的精确书架号。这个层层递进的“找书过程”,正是计算机虚拟内存翻译地址的日常。 操作系统给每个程序都发了一张“虚拟地图”(虚拟地址空间),程序以为自己拥有整片图书馆(几十 TB 的内存),但实际上物理内存只有几个书架(几十 GB)。为了让程序安心使用虚拟地址,CPU 内部有一位“图书管理员”(内存管理单元 MMU),它拿着一个叫 CR3 的“总索引指针”,沿着四级页表逐层下楼,最终找到物理页框号。这个过程叫“页表遍历”。而为了不让每次找书都重新跑一遍全楼层,管理员兜里揣了一本“热门口袋笔记”(TLB),记录着最近刚找过的书的位置。这就是虚拟内存架构与多级页表遍历机制的完整图景。

岗位关联

掌握虚拟内存与多级页表遍历,等于看懂了“程序眼中内存”与“物理真实内存”之间的翻译官如何工作。无论是排查性能抖动、优化数据库缓存命中率,还是理解云原生容器内存隔离,这都是底层定海神针。

目录
  1. 可视化演示
  2. 虚拟内存全景
  3. 四级页表结构
  4. CR3与根指针
  5. 页表项权限位
  6. TLB缓存加速
  7. 大页与性能
  8. 缺页异常处理
  9. AI 应用场景
  10. Python 演示
  11. 常见误区
  12. 面试题

可视化演示

展示系统处理流水线、实时性能指标曲线及多方案对比分析,包含数据流转、吞吐延迟监控与方案评估。

本节配有交互动效(进入视口后自动加载,约 3KB)。

系统可视化 处理流程:输入→处理→模型→输出 性能监控:实时指标 P=L×T

虚拟内存全景

想象一家大公司给每位员工发了一张“虚拟工位图”,图上标着会议室、茶水间、打印间,空间宽敞得好像整层楼都是你的。但现实中,这层楼要和几十个部门共享。员工不需要知道隔壁部门实际占了哪面墙,只需要按图索骥,走到门口,门上的“房间映射表”会告诉你真正的物理位置。虚拟内存就是这么一回事:每个进程都拥有一份连续、整齐的虚拟地址空间,仿佛独占了整个内存;而物理内存则被所有进程分时共享。

这张“虚拟工位图”由 CPU 中的内存管理单元(MMU)负责解读。MMU 就像大楼前台,每当程序发出一个虚拟地址,前台负责把它翻译成真实的物理地址。如果不设这一层翻译,程序就必须自己管理物理内存碎片,还要担心其他程序篡改自己的数据。有了 MMU,每个进程都活在自己的“独立工位区”,互不干扰。

为了完成这种翻译,MMU 需要一张巨大的映射表。但一张表记录全部虚拟页到物理页的映射,会占掉天文数字的内存。于是设计者把单张映射表拆成多级小表,像图书馆的楼层索引一样逐层缩小搜索范围。这就是四级页表结构诞生的原因。

四级页表结构

图书馆管理员找书时,不会从一楼书架开始逐本排查,而是先看“楼层索引”(PML4),再查“区段索引”(PDPT),再翻“排架索引”(PD),最后查“精确书架索引”(PT),每一步都能砍掉 99% 的搜索范围。x86-64 的四级页表正是这个思路:虚拟地址被拆成 5 个字段,前四个字段各占 9 位,用来索引四级页表;最后一个字段占 12 位,表示页内偏移。

一个虚拟地址共 48 位(在 4 级页表模式下),结构如下

每一级页表都有 512 个表项(2^9),每个表项 8 字节,所以每级页表恰好占一页(4KB)。这样设计让“楼层索引”本身也像一本书一样可以按页存放,随时从磁盘换入换出。

vaddr=PML4⏟9 bits⋅PDPT⏟9 bits⋅PD⏟9 bits⋅PT⏟9 bits⋅offset⏟12 bits\text{vaddr} = \underbrace{\text{PML4}}_{9\text{ bits}} \cdot \underbrace{\text{PDPT}}_{9\text{ bits}} \cdot \underbrace{\text{PD}}_{9\text{ bits}} \cdot \underbrace{\text{PT}}_{9\text{ bits}} \cdot \underbrace{\text{offset}}_{12\text{ bits}}
四级页表的核心美感在于:把一个天文数字的映射拆成小模块,每级只查 9 位,既省内存,又让局部性原理发挥到极致——大多数时候你只访问同一两个“楼层索引”。
  1. PML4 索引取虚拟地址第 39~47 位,作为顶级页表(PML4)的表项下标。
    PML4_index=⌊vaddr/239⌋\text{PML4\_index} = \lfloor \text{vaddr} / 2^{39} \rfloor
  2. PDPT 索引取第 30~38 位,在 PML4 指向的页目录指针表中定位下一级表。
    PDPT_index=⌊(vaddr/230) mod 29⌋\text{PDPT\_index} = \lfloor (\text{vaddr} / 2^{30}) \bmod 2^9 \rfloor
  3. PD 索引取第 21~29 位,在页目录表中定位页表项。
    PD_index=⌊(vaddr/221) mod 29⌋\text{PD\_index} = \lfloor (\text{vaddr} / 2^{21}) \bmod 2^9 \rfloor
  4. PT 索引取第 12~20 位,在页表中定位最终的页表项。
    PT_index=⌊(vaddr/212) mod 29⌋\text{PT\_index} = \lfloor (\text{vaddr} / 2^{12}) \bmod 2^9 \rfloor
  5. 页内偏移虚拟地址低 12 位直接作为物理页内的偏移。
    offset=vaddr mod 212\text{offset} = \text{vaddr} \bmod 2^{12}

CR3与根指针

图书馆的“总索引指针”放在前台的一张固定卡片上,管理员每天上班先看这张卡片,确认今天的楼层索引放在哪个柜台。CR3 寄存器就扮演着这个角色,它保存着当前进程顶级页表(PML4)的物理地址。每当进程切换,操作系统就会更新 CR3,让它指向新进程的 PML4,从而让每个进程拥有独立的地址空间。

为什么需要 CR3 这样一个“根指针”?因为如果不固定起点,MMU 就不知道该从哪张表开始查。CR3 的值来自操作系统在进程调度时写入的“进程页表基址”,它相当于地图上的“你现在的位置”。当 MMU 拿到一个虚拟地址时,第一件事就是读取 CR3,然后顺着 CR3 指向的 PML4 表启动四级漫游。

CR3 的切换代价不小,因为切换后原有的 TLB 缓存(后面会讲)可能全部失效。这就像换了一栋楼,前台的楼层索引变了,你之前熟悉的“书在 3 楼”的记忆全部作废。这也是为什么进程切换被称为“昂贵操作”的底层原因之一。

页表项权限位

图书馆里的每本书不仅有位置,还贴了借阅权限标签:有些书只能馆内阅读,有些书可以借走,有些书只有员工能拿。页表项(PTE)里也有一组权限位,用来说明这个物理页“谁能访问、怎么访问”。

最核心的权限位有三个:

  • P(Present)位:表示该页是否在物理内存中。P=0 时,访问该页会触发缺页异常,由内核去磁盘把数据加载进来。
  • R/W 位:控制页面是否可写。R/W=0 表示只读,写操作会触发保护异常;R/W=1 表示可读可写。
  • U/S 位:控制页面是否允许用户态访问。U/S=0 表示仅内核态可访问,U/S=1 表示用户态和内核态都可读。

MMU 在查表过程中,会逐级检查这些权限位。如果当前访问级别不满足权限要求,就会触发异常。这就像图书馆门口保安查证:你的借书卡没有“博士生”等级,就不能进核心书库;书标了“不外借”,你就只能坐在馆内看。

这些权限位是实现“进程隔离”和“内核保护”的基石。普通用户进程的页表项 U/S 位通常设为 1,但内核所在的高地址区域 U/S=0,用户态代码一旦试图访问,MMU 直接拒绝,从硬件层面杜绝了用户程序篡改内核的可能。

PTE=P∣R/W∣U/S∣...∣PFN\text{PTE} = \text{P} \mid \text{R/W} \mid \text{U/S} \mid \text{...} \mid \text{PFN}
权限位是硬件级的“保安系统”,P 位决定“书在不在架上”,R/W 决定“能不能借走”,U/S 决定“你能不能进这个区”。

TLB缓存加速

如果每次地址翻译都要跑完四级页表,那性能会惨不忍睹。就像图书馆管理员每次找书都要从一楼索引跑到四楼书架,腿都要跑断。于是,管理员在口袋里放了一本“热门口袋笔记”——TLB(Translation Lookaside Buffer),记录最近刚翻译过的虚拟页号与物理页框号的对应关系。

TLB 命中时,MMU 直接拿到物理地址,完全不需要访问内存中的页表。TLB 未命中时,才需要走完整的四级页表遍历。由于程序具有时间局部性和空间局部性,TLB 命中率通常能达到 99% 以上。这就是为什么“页表遍历”虽然听起来慢,实际却很少成为瓶颈的原因。

但 TLB 有个麻烦:它太小了。一个 TLB 通常只有几十到几百个条目,装不下整个地址空间。所以当访问模式变化剧烈,或者发生了进程切换,TLB 中的条目就会大量失效。x86 处理器在 CR3 切换时会自动冲刷 TLB,这也是进程切换开销大的重要原因。

TLB 的替换策略通常近似 LRU(最近最少使用),与 CPU 缓存类似。

TLB 命中率=命中次数命中次数+未命中次数\text{TLB 命中率} = \frac{\text{命中次数}}{\text{命中次数} + \text{未命中次数}}
TLB 是“翻译加速器”,它把四级页表的耗时压缩到几乎为零;但每次进程切换都会让这本口袋笔记作废,重新积累热点。

大页与性能

如果你的程序要访问一片 1GB 的连续内存,用标准 4KB 页需要 262144 个页表项,页表本身就要占上千页。这就像图书馆为同一排书建了几万张索引卡,管理员翻卡都要累死。x86-64 提供“大页”(Huge Page)机制,允许页表项直接映射更大的连续物理内存。

常见的两种大页尺寸是 2MB 和 1GB。使用 2MB 大页时,PD 层的页表项可以直接指向一个 2MB 的物理页框,不再需要 PT 层;使用 1GB 大页时,PDPT 层的页表项直接指向 1GB 物理页框,连 PD 层都不需要了。

这样做的好处极其明显:页表层级减少,TLB 覆盖范围变大。一个 TLB 条目本来只能覆盖 4KB,现在可以覆盖 2MB 甚至 1GB。假设 TLB 有 64 个条目,用 4KB 页只能覆盖 256KB,用 2MB 大页可以覆盖 128MB,用 1GB 大页可以覆盖 64GB。对于数据库、HPC、大型缓存服务,大页是提升性能的利器。

不过大页也有代价:大页必须从物理内存中预留连续区域,且容易产生内部碎片。如果程序只用了其中一个 4KB 页面,整个 2MB 都被占了,浪费不少。实际工程中常通过 madvise 或 hugetlbfs 显式声明使用大页,而不是对所有程序默认开启。

缺页异常处理

当程序访问的页面 P 位 = 0 时,MMU 无法完成翻译,于是 CPU 触发一次缺页异常(Page Fault),把控制权交给操作系统内核。内核像一个接到“书不在架上”通知的图书管理员,需要从仓库(磁盘)中把对应的书页搬上架,然后更新页表项,让程序重新执行刚才的操作。

缺页异常的核心价值在于“按需加载”:程序启动时并不会把所有代码和数据全部装入物理内存,而是等访问到哪个页面,才去磁盘加载哪个页面。这样既节省内存,又加速启动过程。Linux 中 mmap 映射的文件就是典型例子:第一次访问映射区域时触发缺页,内核才把文件内容读入页缓存。

另一个重要的缺页场景是“写时复制”(Copy-on-Write, COW)。当 fork() 创建子进程时,父进程的页表项被设置为只读且标记为 COW,父子进程共享同一份物理页。任何一方尝试写入时触发保护异常,内核再复制一份物理页给写入方,并更新页表。这样可以避免不必要的内存拷贝,效率极高。

如果程序访问了一个完全不合法的地址(比如空指针、未映射区域),缺页异常处理找不到对应的文件或者物理页来源,内核会发送 SIGSEGV 信号终止进程。这就是那经典的“段错误”(Segmentation Fault)的来历。

AI 应用场景

数据库缓存引擎的页表优化

阶段:数据存储与缓存优化

解决的问题:AI 推理服务需要频繁读取大块参数矩阵(如推荐系统的 embedding 表),传统 4KB 页导致 TLB 命中率低,每次请求都要穿透多层页表,延迟抖动严重。

具体案例:某广告推荐系统将 10GB 的 embedding 参数用 mmap 映射进虚拟内存,并通过 madvise 开启 2MB 大页。结果 TLB 覆盖从 256KB 提升到 128MB,地址翻译延迟降低约 40%,P99 延迟大幅改善。AI 工程师无需改模型结构,仅靠页表配置就获得了显著提速。

大模型推理框架的显存虚拟化

阶段:模型部署与推理加速

解决的问题:大型语言模型显存占用动辄几十 GB,GPU 内存有限;虚拟内存与页表机制帮助理解 Unified Memory(统一内存)中页迁移和缺页处理的原理。

具体案例:当使用 CUDA Unified Memory 运行 13B 参数模型时,GPU 显存不够,部分页面按需从主机内存迁移到显存。理解缺页异常和页表遍历,有助于推断哪些张量适合驻留显存,哪些应该放在主机侧。通过手动调优 cudaMemAdvise 与 cudaMemPrefetchAsync,可使缺页率下降 70%。

Python 演示

python73 行
# 模拟 x86-64 四级页表遍历与 TLB 缓存import random PAGE_SIZE = 4096LEVELS = 4INDEX_BITS = 9INDEX_MASK = (1 << INDEX_BITS) - 1 class PageTable:    def __init__(self):        self.entries = {}     def get(self, index):        return self.entries.get(index)     def set(self, index, entry):        self.entries[index] = entry def virt_to_offsets(vaddr):    offsets = []    shift = 12    for _ in range(LEVELS):        offsets.append((vaddr >> shift) & INDEX_MASK)        shift += INDEX_BITS    offsets.reverse()    offsets.append(vaddr & (PAGE_SIZE - 1))    return offsets def translate(vaddr, root, tlb):    if vaddr in tlb:        return tlb[vaddr], True    offsets = virt_to_offsets(vaddr)    table = root    for i, idx in enumerate(offsets[:-1]):        entry = table.get(idx)        if entry is None:            raise ValueError("Page fault: page not present")        table = entry    paddr = table * PAGE_SIZE + offsets[-1]    tlb[vaddr] = paddr    if len(tlb) > 128:        tlb.pop(next(iter(tlb)))    return paddr, False def build_mock_page_table():    root = PageTable()    for i in range(64):        l1 = PageTable()        root.set(i, l1)        for j in range(64):            l2 = PageTable()            l1.set(j, l2)            for k in range(32):                l2.set(k, k * 17 + i * 100 + j)    return root def main():    root = build_mock_page_table()    tlb = {}    hits = 0    total = 10000    for _ in range(total):        vaddr = random.randrange(0, 1 << 30)        try:            paddr, hit = translate(vaddr, root, tlb)            if hit:                hits += 1        except ValueError:            pass    print("TLB hit rate: {:.2f}%".format(100.0 * hits / total)) if __name__ == "__main__":    main()
目的:用 Python 模拟四级页表遍历,直观看到虚拟地址如何拆分成多级索引,以及 TLB 如何加速翻译。
  1. class PageTable:模拟页表节点,用字典存放 512 个潜在表项,但只保存实际使用的条目来省空间。
  2. def virt_to_offsets(vaddr):把虚拟地址拆成四级索引 + 页内偏移,对应 x86-64 的 9-9-9-9-12 布局。
  3. if vaddr in tlb:TLB 命中时直接返回物理地址,跳过整棵页表的递归查找。
  4. table.get(idx)一旦某个层级的索引查不到,说明该页不在内存中,模拟缺页异常。
  5. paddr = table * PAGE_SIZE + offsets[-1]最终页表项的值就是物理页框号,乘以页大小再加上偏移得到物理地址。
  6. if len(tlb) > 128:简单的 TLB 淘汰策略,防止缓存无限膨胀,模拟真实 TLB 的容量限制。

常见误区

误区很多初学者以为虚拟内存就是把代码里的地址直接对应到物理内存中,就像把变量名换成内存编号。既然虚拟地址这么像普通地址,那翻译起来应该很快,页表只是辅助工具。

正解虚拟地址与物理地址是一张“多对一”的动态映射关系,同一个物理页可能同时被多个进程的虚拟地址映射;同一个虚拟地址在不同进程中有完全不同的物理含义。多级页表正是用来维护这种复杂、稀疏、动态的映射关系。如果只是一一映射,页表就退化成数组,也就谈不上四级遍历了。

为何常见:因为编程时我们看到的指针就是“地址”,容易把虚拟地址当作真实内存位置,忽略了 CPU 和 MMU 在中间做的大量翻译工作。

误区以为每次 CPU 访问一个内存地址,都要从 CR3 开始走完四级页表,性能一定极差,所以操作系统肯定做了什么魔法来避免。

正解TLB 就是那个“魔法”。每次翻译都会先查 TLB,命中率极高。只有 TLB miss 才会走完整的四级页表。而且页表本身也缓存于多级 CPU 缓存中,所以真正去内存读页表的次数远低于想象。正是因为 TLB 的存在,虚拟内存机制才能以极低的性能代价运行。

为何常见:教科书讲页表遍历时,通常先讲最完整的路径,容易让人误以为这是每次访问的必经之路,忽略了 TLB 这一关键加速环节。

误区不少初学者把“缺页”等同于“段错误”,认为只要发生 Page Fault 程序就快崩了。

正解缺页异常分为两类。一类是正常运行时的“按需调页”和“写时复制”,它们是懒加载机制,是设计意图的一部分,不写不读就不加载,性能反而更高。另一类才是非法访问,比如空指针解引用、只读页写入、越界访问,这类缺页才会导致 SIGSEGV。缺页异常本身是“中性”的,关键看内核在异常处理程序里找到的(或找不到的)页面来源。

为何常见:因为一旦代码崩溃,终端打出 “Segmentation Fault“,很多人第一反应就是页表错误,于是把”缺页“和”崩溃”画了等号。

误区既然大页能提升 TLB 命中率,那把所有程序都配置成大页不就能全面提升性能吗?

正解大页需要预留连续的物理内存,可能造成内部碎片;如果程序局部性差,大页反而会浪费内存并降低缓存效率。通常只适合大块连续内存访问的场景,比如 AI 推理的 embedding 表、数据库 buffer pool、HPC 数组计算。对小对象、指针追加重、随机访问多的程序,4KB 标准页仍然更合适。

为何常见:因为我们总是想寻找“万能银弹”,而忽略了大页的资源成本与碎片化代价。

误区既然所有进程共享同一个物理内存,那页表应该也差不多,为什么每次切换进程都要改 CR3、冲刷 TLB?

正解每个进程都有独立的虚拟地址空间,因此必须拥有自己独立的 PML4 表。CR3 保存的就是当前进程 PML4 的物理地址,切换进程就必须更新 CR3,让 MMU 指向新进程的页表。否则一个进程用另一个进程的页表翻译地址,就会产生完全错误甚至越权的物理访问。CR3 更新后,TLB 里的旧翻译结果必须作废,否则新进程可能访问到旧进程的物理页。

为何常见:初学者通常基于“地址空间只有一个”的直觉来思考,忽略了进程隔离正是靠独立页表 + CR3 切换实现的。

面试题

Q1. 在 x86-64 四级页表结构中,虚拟地址被拆分成哪几个部分?

单选题 · easy

  • A.四级索引各 9 位,加 12 位页内偏移← 正确答案
  • B.四级索引各 8 位,加 16 位页内偏移
  • C.三级索引各 12 位,加 12 位页内偏移
  • D.两级索引各 16 位,加 16 位页内偏移

答案:A。x86-64 四级页表采用 9-9-9-9-12 的拆分方式:前四级每级 9 位索引,最后 12 位是页内偏移。9 位索引意味着每级页表有 512 个表项,每个表项 8 字节,正好占一页 4KB。

Q2. CR3 寄存器中保存的是什么?

单选题 · easy

  • A.当前进程的页目录表物理地址← 正确答案
  • B.当前进程的页表项数量
  • C.当前进程的虚拟地址空间大小
  • D.当前进程的页错误计数

答案:A。CR3 保存的是当前进程顶级页表(PML4)的物理地址,是地址翻译的起点。进程切换时,内核会更新 CR3,使它指向新进程的 PML4,从而保证每个进程有独立的内存映射。

Q3. 若页表项的 P 位为 0,访问该页会触发什么?

单选题 · easy

  • A.不触发异常,直接返回 0
  • B.触发缺页异常,由内核处理← 正确答案
  • C.触发数值溢出异常
  • D.触发时钟中断

答案:B。P(Present)位表示物理页是否在内存中。P=0 时,MMU 无法完成翻译,CPU 触发缺页异常并陷入内核。内核根据情况加载数据页、检查访问合法性或发送 SIGSEGV。

Q4. TLB 在地址翻译中起到什么作用?

单选题 · mid

  • A.缓存最近使用的页表项,避免每次四级遍历← 正确答案
  • B.缓存最近访问的文件内容,减少磁盘 IO
  • C.缓存 CPU 指令,提高运算速度
  • D.缓存物理内存大小,供操作系统调度

答案:A。TLB(Translation Lookaside Buffer)缓存最近使用的虚拟页到物理页的映射。命中时直接得到物理地址,不需要访问内存中的多级页表;未命中时才进行完整页表遍历。

Q5. 使用 2MB 大页相比 4KB 标准页,主要优势是什么?

单选题 · mid

  • A.每个 TLB 条目能覆盖更大的内存范围← 正确答案
  • B.每次缺页加载的磁盘数据更少
  • C.页表项的权限位变多
  • D.虚拟地址位数变少

答案:A。1 个 TLB 条目记录一个虚拟页到物理页的映射。4KB 页单个 TLB 条目只覆盖 4KB,而 2MB 大页覆盖 2MB。相同 TLB 容量下,大页能覆盖更大的地址范围,显著提升命中率。

Q6. 当 fork() 创建子进程后,父子进程的页表如何实现写时复制?

单选题 · mid

  • A.父子页表项设为只读,写时触发异常再复制← 正确答案
  • B.父子页表项直接共享全部物理页并均可写
  • C.子进程立即复制全部物理页
  • D.父进程立即释放全部物理页

答案:A。写时复制(COW)将父子页表项都设为只读并标记 COW。任意一方写入时触发保护异常,内核复制物理页并更新对应页表项,保证双方互不干扰,避免冗余拷贝。

Q7. 在四级页表遍历中,若每级页表都存在,则一次 TLB miss 需要访问多少次物理内存(不含页内偏移访问)?

单选题 · hard

  • A.1 次
  • B.2 次
  • C.4 次← 正确答案
  • D.5 次

答案:C。TLB miss 时,MMU 需要依次访问 PML4 表、PDPT 表、PD 表和 PT 表,共 4 次内存访问,拿到最终物理页框号后再访问目标内存(第 5 次)。不含目标访问时是 4 次。

Q8. 页表项中 U/S 位和 R/W 位分别控制什么?

多选题 · mid

  • A.U/S 控制用户态是否可访问← 正确答案
  • B.R/W 控制页面是否可写← 正确答案
  • C.U/S 控制页面是否可执行
  • D.R/W 控制页面是否可缓存

答案:AB。U/S 位表示页面是否允许用户态访问,R/W 位表示页面是否可写。U/S=0 时仅内核态可访问,R/W=0 时只读。硬件通过这两个位实现内核与用户态的隔离。

Q9. 关于大页(Huge Page)的正确说法有哪些?

多选题 · hard

  • A.可以减少页表层级← 正确答案
  • B.可以提升 TLB 覆盖范围← 正确答案
  • C.需要预留连续物理内存← 正确答案
  • D.能自动消除所有内部碎片

答案:ABC。大页让 PD 或 PDPT 层直接映射大块物理页,减少页表层级,同时单个 TLB 条目覆盖更大范围。但大页需要连续物理内存,并可能产生内部碎片,无法自动消除碎片。

Q10. 哪些情况会导致 TLB 中的条目失效?

多选题 · hard

  • A.进程切换导致 CR3 更新← 正确答案
  • B.操作系统修改页表项权限← 正确答案
  • C.程序读取普通全局变量
  • D.页表项被内核回收← 正确答案

答案:ABD。CR3 更新会冲刷 TLB;页表项修改或回收后,旧的翻译结果不再有效,也需要失效。读取普通全局变量属于正常命中,不会导致 TLB 失效。