想象你走进一家大型智能快递分拣中心：一条条传送带交错延伸，包裹从卸货口涌入，经过一道道工位——扫描、分拣、装车。每个包裹都像一个“状态”，它此刻停在哪个工位上，决定了下一步会被推入哪条滑道；而传送带的每一次节拍（时钟），才允许工人们动手把包裹搬往下一站。整个系统运转的核心，就是那些藏在控制柜里的“分拣规则”——在硬件工程师的词典里，这套规则被称为有限状态机（FSM）。 但真正巧妙的设计不止于“让包裹流动”：经验丰富的工程师会把“看标签、定去向”的决策工作、“按节拍搬包裹”的搬运工作、“执行分拣动作”的操作工作分给三个不同的工人。这样任何一环出问题，责任清清楚楚，排查起来毫不费劲。这种“三工人分工”的写法，就是硬件界鼎鼎有名的三段式状态机——它是 FPGA 工程师的基本功，也是数字系统控制逻辑的黄金标准。
学懂三段式状态机，你将具备阅读和编写绝大多数数字系统控制核心的能力，无论是总线协议、接口控制器还是 AI 加速芯片中的调度逻辑，都能一眼看懂、动手能写。这是从“会写 RTL”迈向“会做设计”的关键一跃。
可视化演示
展示系统处理流水线、实时性能指标曲线及多方案对比分析，包含数据流转、吞吐延迟监控与方案评估。
本节配有交互动效（进入视口后自动加载，约 3KB）。
系统可视化 处理流程：输入→处理→模型→输出 性能监控：实时指标 P=L×T
FSM基本概念
快递分拣中心的传送带并不是乱铺的——每一条传送带都通向一个明确的工位，包裹从入口到出口，必须沿着这些工位一站一站地走。这套“传送带网络 + 工位 + 流向规则”的组合，正是数字系统里有限状态机的雏形：工位就是状态，包裹流向规则决定了下一点往哪搬，而传送带那一声声有节奏的推进，就是全局时钟。
在 Verilog 世界，有限状态机由三样东西构成：状态变量（当前在哪个工位）、输入信号（包裹上的目的地标签）、输出信号（对包裹执行的分拣动作）。工程师用一段“状态转移图”画清楚每个工位的去向后，再把它翻译成代码。只要状态数量是有限的、转移规则是确定的，这个机器就能把任何输入序列一步步“消化”成预期的输出。
时钟同步机制是整个分拣中心的灵魂。所有工位只在同一声节拍响起时才动手搬运，而不是谁想动就动。在代码里，这个节拍就是 posedge clk：只有时钟上升沿到来的那一刻，状态变量才允许更新。这种“全局统一节拍”的做法，保证了无论包裹走多远，整条流水线的节奏都严丝合缝、不会错位。理解了这一点，你就拿到了读状态机代码的第一把钥匙：找到那个 always @(posedge clk)，就是找到了传送带的节拍器。
Moore与Mealy
同样是分拣包裹，不同分拣中心的“决策风格”截然不同。有的分拣中心规矩森严：工人只看包裹当前停在哪一个工位，就机械地执行这个工位预设的动作——至于包裹要去哪儿，那是工位之间流转规则的职责。另一类分拣中心更激进：工人不仅看包裹在哪，还会瞄一眼标签上的目的地，两者结合立刻决定动作，反应极快。
前者叫 Moore 型状态机：输出只由当前状态决定，公式写出来就是：
后者叫 Mealy 型状态机：输出同时由当前状态和输入共同决定：
从时序安全角度看，Moore 型是更“乖”的工人——输入信号哪怕瞬间抖动，输出也不会受牵连，因为它只认状态；而 Mealy 型的输出直接受输入组合影响，输入一抖动，输出就可能出现毛刺（glitch）。但 Mealy 型对输入事件的响应通常比 Moore 型早一个周期，在很多对延迟敏感的场景里更讨喜。选谁，本质上是在“时序干净”和“反应速度”之间做一次清晰的取舍——分拣中心同样如此：求稳的选 Moore，求快的选 Mealy。
- Moore 输出方程$Y_{Moore}=f(Q)$ 表示输出信号仅仅由状态变量 $Q$ 经过组合逻辑映射得到。就像快递员只看“我所在的工位编号”，每个工位固定做一件事。
- Mealy 输出方程$Y_{Mealy}=f(Q,X)$ 表示输出由当前状态和实时输入共同决定。快递员既看工位编号又看包裹标签，两者一组合，动作立刻不同。
状态编码方案
给工位编号这件事，看似简单，却藏着大学问。假设分拣中心有 8 个工位，编号方式至少有三种：用自然二进制编号，工位 0 到 7 依次排开，最省记号的位数（3 个比特）；用格雷码编号，让相邻工位的编号只差一个比特；或者干脆“一个工位一个专职标志员”——独热码，8 个工位需要 8 个标志位，哪一工位激活就拉高哪个标志。
二进制编码最直观，但相邻工位跳转时多个比特同时翻转，容易在暂态中产生不确定的“地址毛刺”。格雷码的绝妙之处正是让相邻状态只翻转一个比特，就像包裹从工位 3 搬到工位 4，传送带只改变一条轨道，大大降低翻转噪声。二进制转格雷码的规则很简单：
独热码则走向了另一个极端：状态数 $N$ 就需要 $N$ 个触发器，资源消耗看似变大了，但换来的是输出译码极快——每个状态只需要判断“那一个标志位是否为 1”，组合逻辑深度大幅减少，时序更容易收敛。在 FPGA 这种触发器资源丰富的场景里，独热码常常是首选。选编码方案，本质是选“用面积换速度，还是用复杂度换简单”的分拣哲学。
- 二进制位准备$B_i$ 表示二进制编码的第 $i$ 位，$B_{i+1}$ 是它的左边一位。例如二进制 $0110$，从最高位到最低位依次是 $0,1,1,0$。
- 逐位异或$G_i = B_i \oplus B_{i+1}$ 表示格雷码第 $i$ 位等于二进制第 $i$ 位与第 $i+1$ 位异或。$0 \oplus 1=1$，$1 \oplus 1=0$，$1 \oplus 0=1$。
三段式骨架
把一段复杂的分拣流程交给一个工人全权处理，结局通常是手忙脚乱、错误百出。聪明的分拣中心会把工作拆给三个专职工人：工人 A 站在入口，只看包裹标签，算出“下一站该去哪”，写成一份建议单；工人 B 只听节拍器，每到一声节拍，就把建议单上的目的地变成“当前位置”记在账本上；工人 C 负责执行，一看账本上写着某某工位，就启动对应的分拣滑道。三位工人各司其职，谁也不碰谁的活——这就是三段式的骨架。
在代码里，工人 A 对应第一段：次态逻辑（组合逻辑），用 always @(*) 根据当前状态和输入，计算出 next_state；工人 B 对应第二段：状态寄存器（时序逻辑），用 always @(posedge clk or negedge rst_n) 把 next_state 锁存为 current_state；工人 C 对应第三段：输出逻辑，用独立的 always 块根据 current_state（或再加输入）产生输出信号。三个 always 块像三条平行的传送带，只在时钟沿处交汇：
三段式最迷人的回报在于：因为组合逻辑和时序逻辑被严格隔离，你可以在第一段放心使用阻塞赋值，在第二段使用非阻塞赋值，互不干扰；仿真和调试时，哪一段出了问题，拿波形一对照就知道是哪位工人的责任。这种“结构即纪律”的风格，让状态机代码的可读性和可维护性都远超一锅烩的写法。
- 组合计算次态$Q_{n+1} = \mathrm{next\_state}$ 表示第一段组合逻辑根据 $Q$ 和输入 $X$ 实时推导出下一拍的状态。这一过程没有任何触发器参与，数据一到立刻出结果。
- 时序锁存当前态$Q \gets Q_{n+1} \ \text{@posedge clk}$ 表示第二段时序逻辑在时钟上升沿把次态写入状态寄存器，成为新的当前状态。箭头代表“发生”而不只是“等于”，强调沿触发。
状态转移设计
传送带要想稳定运行，光有节拍器还不够，还得有“开机初始化”和“兜底规则”。分拣中心每天早晨开工前，工人 B 会先把账本清零，让所有包裹从入口工位重新开始——这就是复位。Verilog 里复位有两种常见姿势：异步复位，复位信号一到，立马无视时钟把状态清零，像消防警报一响全员就地待命；同步复位，复位信号要等下一个时钟沿才生效，像下班铃响了也得把手头包裹送完才离岗。选哪种，取决于你的系统对“复位响应延迟”和“时序收敛”的容忍度。
状态转移的主体部分，是 case (current_state) 一段完整的“工位路线表”：每个工位 id 下列出收到不同标签时分别去往哪个下一站。这里有个新手常踩的坑——只写了正常路径，忘了写 default。想象一下包裹标签被水浸花、读不出目的地，工人 A 拿着建议单手足无措，机器就会卡在未知状态里跑飞。所以资深的工程师一定会在 case 末尾补一条 default: next_state = IDLE;，让所有未定义的输入组合统统回到安全工位。
状态转移的写法也讲究纪律：第一段的组合逻辑建议用阻塞赋值 =，因为它本质是“算账单”，算完就定了；第二段的状态更新必须用非阻塞赋值 <=，因为它本质是“记账本”，所有工位必须在同一声节拍下一起翻页，避免出现“有的工位先动、有的后动”的竞争冒险。这一条纪律，几乎是所有时序逻辑正确运行的生命线。
输出逻辑设计
分拣动作怎么执行，是状态机设计里最见功力的一环。三种工人里，工人 C 有两种截然不同的工作风格：一种组合输出——工人 C 一看账本上写着某状态，立即拉下对应的滑道闸门，反应速度极快，但闸门拉动的过程里如果账本有半点抖动，闸门也会跟着抖（毛刺）；另一种寄存器输出——工人 C 先在一个小本子上记下“我要拉闸”，等到下一声节拍再整齐划一地执行，动作慢了一拍，但绝对干净利落。
组合输出的写法是 always @(*) 直接对 current_state 做 case 译码，输出立刻随状态变化；寄存器输出的写法则是把输出信号也推进 always @(posedge clk) 里，让输出跟状态寄存器一起同步更新：
毛刺抑制的实战技巧通常分三步：优先选 Moore 结构让输出天然稳定；若必须用 Mealy，就把敏感的输出信号在时钟沿打一拍（寄存器输出）；最关键的，是要让可变状态参与输出译码时尽量使用独热码，减少多位同时翻转的窗口。记住分拣中心的经验——想让闸门动作不抖动，要么让它只听工位指令，要么让它也等一声节拍再动手。
- Moore 输出分支$Y = G(Q)$ 表示输出只译码当前状态。若把 $G(Q)$ 放进组合逻辑，输出立刻更新；若打一拍寄存，输出延后一个时钟但无毛刺。
- Mealy 输出分支$Y = G(Q, X)$ 表示输出同时依赖状态和实时输入。输入一变输出立刻变，速度最快，但组合路径上的毛刺会直接穿透到输出端。
序列检测器实例
理论谈得再多，不如亲手搭一条小型分拣线。经典案例是检测序列 1101：传送带上不断送来 0/1 的包裹标签，我们需要在每收到四个连续标签时判断，是否恰好组成 1101。好比门口保安盯着车牌号流，只要看到“尾号 1101”的车辆经过就抬杆一次，但每来一辆车只能判断一次，不能回头重数。
我们用 Moore 型三段式来实现。状态转移图画四站：IDLE（等待起始）、S1（已见 1）、S10（已见 11）、S101（已见 110），到达 S101 后若再见 1，进入 DONE 状态并拉高输出。完整的三段式代码如下：
仿真验证的方法很朴素：写一个 testbench，把时钟生成好，输入序列按 1 → 1 → 0 → 1 依次喂进去，观察 dout 是否在第 4 拍拉高。关键是波形图上要同时看到 current_state 和 next_state 两条线——一个理想的三段式状态机，波形上 next_state 永远比 current_state 早半拍稳定，这种“预判 + 锁存”的节奏感，就是三段式的标志性心电图。
module seq_det ( input wire clk, input wire rst_n, input wire din, output reg dout); localparam IDLE = 3'd0, S1 = 3'd1, S10 = 3'd2, S101 = 3'd3, DONE = 3'd4; reg [2:0] current_state, next_state; // 第一段：次态逻辑（组合） always @(*) begin next_state = IDLE; case (current_state) IDLE: next_state = din ? S1 : IDLE; S1: next_state = din ? S10 : IDLE; S10: next_state = din ? S1 : S101; S101: next_state = din ? DONE : IDLE; DONE: next_state = IDLE; default: next_state = IDLE; endcase end // 第二段：状态寄存器（时序） always @(posedge clk or negedge rst_n) begin if (!rst_n) current_state <= IDLE; else current_state <= next_state; end // 第三段：寄存器输出（时序） always @(posedge clk or negedge rst_n) begin if (!rst_n) dout <= 1'b0; else dout <= (current_state == S101 && din) ? 1'b1 : 1'b0; endendmodule
调试与优化
分拣线建成之后，真正的挑战才开始。调试状态机最怕遇到“包裹神秘失踪”——状态跳到了一个预期之外的位置，卡死不动。这类问题的根源大多是不可达状态：因为复位不可靠、输入毛刺或编码覆盖不全，机器进入了 case 列表里没有的状态。破解之道，一是靠 default 兜底把所有不可达状态拉回 IDLE，二是在仿真里故意向状态寄存器注入非法值，观察它能否自愈。这就好比分拣中心隔三差五做消防演习，故意把包裹放到错误工位检验工人的纠错反应。
资源消耗优化是性能与成本的平衡术。状态编码直接影响两个指标：面积（用了多少触发器和查找表）和速度（组合逻辑路径有多长）。二进制码最省触发器，但输出译码要判断多位组合，组合路径变长；独热码多用触发器，但每个状态只判断 1 个比特，组合路径极短，时序余量更大。两者的量化关系非常清晰：
优化建议有几个实战原则：状态数少于 8 个时优先考虑独热码；状态数超过 16 个时优先二进制码；相邻状态频繁跳转的用格雷码降低翻转功耗；最后，无论选哪种编码，都一定要在综合工具的时序报告里确认 WNS（最差负时序余量）不为负。分拣中心的经验同样适用：先让系统跑得稳，再谈跑得快——默认态就是你的安全带，编码方案才是你的油门。
- 二进制码位数$k_{bin} = \lceil \log_2 N \rceil$ 表示 $N$ 个状态用二进制编号只需要 $\log_2 N$ 向上取整位的寄存器。8 个状态只需 3 位，最省面积。
- 独热码位数$k_{onehot} = N$ 表示独热码给每个状态配一个独立的触发器位。8 个状态就要 8 位，面积线性翻倍，但译码极快。
AI 应用场景
数据中心网络交换机的包解析状态机
阶段：AI 芯片与数据中心内部的数据通路控制
解决的问题：AI 训练集群中，网络交换机每秒要处理数百万个数据包，每个包的头字段（以太网头、IP 头、TCP 头）长度不固定、类型多样。传统做法用 CPU 逐包解析，延迟高、吞吐低。工程师用 Mealy 型三段式状态机在 FPGA 上实现“边接收边解析”的流水线，每来一个字节就在状态机里前进一站，硬件并行解析速度远超 CPU。
具体案例：某大厂自研 AI 网络 DPU（数据处理单元）中，包解析状态机包含 30 多个状态，覆盖 IPv4/IPv6/GRE/VXLAN 等隧道协议。采用独热码编码 + 寄存器输出，确保 400Gbps 端口速率下解析延迟低于 10 纳秒，状态机卡死率低于 1e-15。
自动驾驶激光雷达的测距控制状态机
阶段：传感器数据采集与硬件触发控制
解决的问题：激光雷达每一帧测距需要精确控制发射、接收、积分、读出四个阶段，任何时序错乱都会导致点云出现噪点。用三段式状态机把每个阶段建模为独立状态，时钟沿驱动状态平滑流转，保证激光发射与 ADC 采样严格同步。
具体案例：某自动驾驶公司的 128 线激光雷达主控 FPGA 中，状态机负责协调 128 个通道的轮询测距，每通道经历 IDLE → TX → RX → READ 四个状态。采用格雷码编码降低状态翻转噪声，雷达测距精度从 ±3cm 提升到 ±1cm。
Python 演示
class SeqDetectorFSM: def __init__(self): self.state = 0 # 0=IDLE 1=S1 2=S10 3=S101 4=DONE self.next_state = 0 self.output = 0 self.clock_count = 0 def transition(self, bit): # 第一段：组合逻辑，算出次态 if self.state == 0 and bit == 1: self.next_state = 1 elif self.state == 1 and bit == 1: self.next_state = 2 elif self.state == 1 and bit == 0: self.next_state = 0 elif self.state == 2 and bit == 0: self.next_state = 3 elif self.state == 2 and bit == 1: self.next_state = 1 elif self.state == 3 and bit == 1: self.next_state = 4 elif self.state == 3 and bit == 0: self.next_state = 0 elif self.state == 4: self.next_state = 0 else: self.next_state = 0 def update(self): # 第二段：时序逻辑，时钟沿锁存次态 self.state = self.next_state def out_logic(self): # 第三段：输出逻辑，Moore 型只看当前状态 self.output = 1 if self.state == 4 else 0 def clock(self, bit): # 模拟一个时钟上升沿 self.transition(bit) self.update() self.out_logic() self.clock_count += 1 return self.state, self.output def run_simulation(): # 输入序列：包含一次完整的 1101 匹配 seq_in = [1, 1, 0, 1, 0, 1, 1, 0, 1, 1] names = {0: "IDLE", 1: "S1", 2: "S10", 3: "S101", 4: "DONE"} print("=== 1101 序列检测器(三段式思想) ===") print("时钟 | 输入 | 当前状态 | 输出") print("-----------------------------") fsm = SeqDetectorFSM() found = 0 for i, bit in enumerate(seq_in): state, output = fsm.clock(bit) match_mark = "" if output == 1: found += 1 match_mark = " <-- 检测到!" if bit == 1: bit_mark = "1 " else: bit_mark = "0 " print(f" {i:2d} | {bit_mark} | {names[state]:5s} | {output} {match_mark}") print("-----------------------------") print(f"共检测到 {found} 次 1101 序列") return found if __name__ == "__main__": run_simulation()
self.next_state = 0初始化次态寄存器，对应硬件里的组合逻辑输出节点，每次时钟前被重新赋值。def transition(self, bit)第一段次态逻辑：根据当前状态和输入位算出下一站目的地，对应 Verilog 的always @(*)块。self.state = self.next_state第二段状态寄存：一次时钟沿把次态锁存为当前态，对应always @(posedge clk)的非阻塞赋值。self.output = 1 if self.state == 4 else 0第三段输出逻辑：Moore 型只查看当前状态决定输出，不依赖实时输入。def clock(self, bit)模拟一次完整时钟上升沿，把三段逻辑按正确顺序串起来，对应硬件中一个时钟周期的行为。for i, bit in enumerate(seq_in)逐个喂入输入序列，观察状态如何随节拍沿“预判-跳转-输出”流动。
常见误区
误区很多初学者以为，只要把状态机的代码写成三个 `always` 块，就自动拥有了三段式的全部优点。于是把状态寄存、次态计算、输出逻辑硬拆成三块，但三块里全是时序逻辑，甚至每块都自己维护一份状态变量，结果仿真一跑全是竞争冒险。
正解三段式的本质是“组合逻辑与时序逻辑的职责分离”，而不是“块的数量等于三”。第一段必须是纯组合逻辑（always @(*)），第二段必须是纯时序逻辑（always @(posedge clk)），第三段可以组合也可以时序但必须独立。快递分拣的核心是三个工人分工明确，而不是“只要站了三个人就叫分拣中心”。
为何常见：因为“三段”这个名字太有迷惑性，初学者天然把“段”理解为“代码块”，忽略了背后的硬件结构语义。
误区“Mealy 的输出直接由输入决定，省掉了等状态寄存的那一拍，所以一定比 Moore 更快。” 很多人把这个结论当成铁律，设计时钟紧张的系统时无脑选 Mealy。
正解Mealy 确实可能早一个周期响应输入，但它的代价是组合逻辑路径变得更长（输入要先经过组合逻辑再到输出），反而可能拉低最高工作频率。而且 Mealy 输出对输入毛刺毫无抵抗力，工程上常常被迫在输出端打一拍——这一拍打下去，速度优势瞬间消失。分拣中心里“反应快的工人”如果总因看错标签返工，实际吞吐反而不如按部就班的工人。
为何常见：教材里强调 Mealy “输出与输入同时变化”的时间特性，学生容易把“响应早”等同于“性能高”，忽略了时序收敛和毛刺成本。
误区看到独热码“状态多就多占触发器”时，有同学反过来说“但独热码的组合逻辑简单啊，所以综合后资源应该更少”。于是不管状态多少，一律独热码。
正解独热码省的是组合逻辑（查找表），代价是触发器数量线性增长。状态数小时（≤8）独热码净收益明显；状态数一大（>32），触发器开销飙升，面积反而更大。就像分拣中心给每个工位配一个专职引导员，工位少时效率高，工位上百个后光人头成本就压垮预算。正确做法是读综合报告，让数据替你做决定。
为何常见：教材讲独热码优点时只强调“译码快”，没强调触发器代价，学生把局部优点放大成了全局优势。
误区“异步复位信号不需要等时钟，最可靠，业界都用异步复位。” 于是不管什么场景都写 `always @(posedge clk or negedge rst_n)`。
正解异步复位确实响应极快，但也容易受毛刺干扰——复位信号抖动一下，整个状态机可能被意外清零。更关键的是，FPGA 内部很多全局复位资源是为同步复位设计的，异步复位可能导致复位释放时刻与时钟沿过于接近，引发亚稳态。分拣中心的消防警报当然要响得越快越好，但如果警报系统本身会被误触发，还不如用下班铃那种“过完节再行动”的稳妥方案。高端设计常常采用“异步复位、同步释放”的混合策略。
为何常见：早期教材强调异步复位避免“复位遗漏”，给了它过高的普适性光环，忽略了现代 EDA 工具和 FPGA 架构对同步复位更友好的现实。
面试题
Q1. 三段式状态机中，负责计算次态的是哪一段？
- A.第一段组合逻辑← 正确答案
- B.第二段时序逻辑
- C.第三段输出逻辑
- D.顶层模块例化
答案：A。第一段用 always @(*) 根据当前状态和输入实时推导次态，纯组合逻辑，像快递分拣中心里看标签、写建议单的工人 A。第二段只管锁存，第三段只管输出，所以正确答案是 A。
Q2. Moore 型状态机的输出信号只与什么有关？
- A.输入信号
- B.当前状态← 正确答案
- C.时钟频率
- D.复位电平
答案：B。Moore 型输出方程是 $Y=f(Q)$，只依赖当前状态，不直接依赖输入。就像只看工位编号就执行动作的规矩工人；输入信号只影响状态的下一步转移，不直接影响输出，因此选 B。
Q3. 下列哪些项属于常见状态编码方案？
- A.二进制编码← 正确答案
- B.格雷码编码← 正确答案
- C.独热码编码← 正确答案
- D.浮点编码
答案：ABC。二进制编码最省寄存器，格雷码相邻状态只翻 1 位，独热码每个状态配一位触发器，三者是数字电路最常用的三种编码。浮点编码是数值表示方案，与有限状态机的状态编码无关，因此排除 D。
Q4. 二进制码 0110 转换为格雷码，结果是多少？
- A.0100
- B.0101← 正确答案
- C.0111
- D.0010
答案：B。格雷码公式 $G_i=B_i \oplus B_{i+1}$，最高位保持 0；第二位 $0\oplus1=1$；第三位 $1\oplus1=0$；最低位 $1\oplus0=1$。合起来是 0101。就像相邻工位编号只翻一条轨道，选 B。
Q5. 三段式第二段状态寄存器为什么必须用非阻塞赋值？
- A.为了减少代码行数
- B.为了让组合逻辑更快
- C.避免同沿多点写入竞争← 正确答案
- D.为了让输出更平滑
答案：C。非阻塞赋值 <= 保证同一个时钟沿下所有状态寄存器统一更新，防止“先赋值的老值被后赋值的新值覆盖”的竞争冒险。它描述的是硬件寄存器“同一节拍同时翻页”的物理行为，C 正确。A、D 与赋值方式无关，B 是组合逻辑的特性。
Q6. 下列哪些措施可以提升状态机的可靠性？
- A.在 case 中添加 default 分支← 正确答案
- B.对输出信号打一拍寄存← 正确答案
- C.完全省略复位逻辑
- D.合理处理不可达状态← 正确答案
答案：ABD。default 分支兜底所有未定义组合、输出打拍抑制毛刺、把不可达状态拉回 IDLE 都是提升可靠性的标准手段。完全省略复位会让状态机上电后处于未知态，反而更危险，C 错误。
Q7. 关于 Mealy 型状态机，下列说法正确的是？
- A.输出只与当前状态相关
- B.输出同时与状态和输入相关← 正确答案
- C.输出与时钟频率相关
- D.输出与复位方式相关
答案：B。Mealy 型输出方程是 $Y=f(Q,X)$，输入一变输出立刻变，反应快但易受毛刺影响。A 描述的是 Moore 型特征，C、D 与输出函数无关。就像同时看工位和标签的激进型工人，选 B。
Q8. 独热码编码相比二进制编码的主要优点是？
- A.更少的触发器数量
- B.更快的输出译码速度← 正确答案
- C.更低的功耗水平
- D.更少的状态变量
答案：B。独热码给每个状态配一个专用触发器位，状态多时触发器数量反而更多（所以 A、D 错误）；功耗因翻转位多的原因通常更高（C 不成立）。但每个状态只需判断 1 个比特，组合逻辑深度极浅，译码路径短、时序余量大，B 正确。
Q9. 关于异步复位与同步复位，下列说法正确的有？
- A.异步复位响应不需要等待时钟← 正确答案
- B.同步复位在时钟沿才生效← 正确答案
- C.异步复位完全没有缺点
- D.同步复位有利于时序收敛← 正确答案
答案：ABD。异步复位信号一到立即清零，响应快但容易受毛刺干扰，C 说“完全没有缺点”明显错误。同步复位需要等时钟沿，行为更可控，利于 EDA 工具做时序收敛，所以 A、B、D 正确。
Q10. 序列检测器检测到 1101 后，若要输出无毛刺且与状态严格同步，最稳妥的做法是？
- A.用 Mealy 组合输出
- B.用 Moore 组合输出
- C.用寄存器输出打一拍← 正确答案
- D.直接使用异步复位
答案：C。组合输出无论 Moore 还是 Mealy，输出都会随组合路径的微小抖动产生毛刺；异步复位与输出同步问题无关。最稳妥的是把输出信号放进时序逻辑打一拍（寄存器输出），让输出跟随时钟沿整齐切换，彻底消除组合毛刺。这正对应正文所述的“让闸门听节拍指令”，选 C。