想象一座叫“芯片城”的小区。城里的每栋楼，都是一颗芯片——CPU 是大脑，GPU 是画师，NPU 是算力专家；楼里的居民，是成千上万个来回穿梭的电信号。过去，不同楼里的居民想串门，必须先走出大楼，穿过小区中央那个巨大的“环形广场”，再绕进另一栋楼。路远、费电，还得花大价钱修建广场。 台积电的工程师提出了一个大胆的改造方案：为什么不让邻居在墙上直接开一扇小门？他们把芯片直接浇筑进一块大盘子里，用比头发丝还细的金属“连廊”把各家各户连起来，顺带把广场整个拆掉。这项技术，就是 InFO。它让封装更薄、更便宜、信号跑得更快，从手机处理器一路火到今天的 AI 边缘芯片。 接下来的旅程，我们就用这座“芯片城”的视角，把 InFO 从“怎么拆广场”到“该给谁住”一层层看个明白。

岗位关联

掌握 InFO 的封装逻辑，你就拥有了判断“这颗 AI 芯片该用哪种封装”的产业级视野——这是连接芯片设计与系统落地的重要能力。

目录
  1. 可视化演示
  2. InFO技术概述：拆掉“中央广场”的封装革命
  3. 工艺流程解析：四步“小区改造”工程
  4. CoWoS定位差异：社区连廊与城际高铁
  5. InFO-POP创新：楼上楼下的复式住宅
  6. AI芯片选型：给边缘 AI 挑小户型
  7. 产业影响展望：封装圈的“供给侧改革”
  8. AI 应用场景
  9. Python 演示
  10. 常见误区
  11. 面试题

可视化演示

台积电InFO封装通过无基板扇出技术实现了芯片间的高密度互连，在移动和AI边缘芯片中具有成本和厚度优势。文章剖... 切换模式查看不同维度。

本节配有交互动效（进入视口后自动加载，约 3KB）。

InFO无基：核心原理 动态展示关键流程与数据流动 交互控件调节参数实时渲染 f(x) = transform(x) 核心概念的可视化呈现

InFO技术概述：拆掉“中央广场”的封装革命

让我们回到“芯片城”。过去城里每栋楼（芯片）想和邻居说话，都必须先穿过小区中央的“环形广场”——封装基板。广播喇叭一响，所有信号都涌向广场，再绕到目的地。这个广场占地方（板级面积大）、费钱（基板造价高），还让每家每户都得多走冤枉路（互连路径长、延迟大）。台积电想：如果把广场拆了，让每栋楼墙上开一扇“专属小门”，情况会怎样？

这个“拆广场、开小门”的思路，就是 InFO（Integrated Fan-Out，集成扇出）封装。所谓“扇出”，指的是把芯片引脚（I/O 焊盘）通过一层叫 RDL（Redistribution Layer，再布线层）的金属细线，像扇子一样向外“扇”到芯片四周的区域。这样一来，芯片之间、芯片与外界的连接就不再依赖那块“广场”基板，而是直接在晶圆级别上完成——这正是“晶圆级封装”的典型代表。

具体做法是：把多颗“已知良好”的裸芯片摆放进一块 300mm 晶圆大小的重构盘里，用塑封料固定成一块“新晶圆”，然后在上面制作 RDL 并植球。无基板带来的直接收益有三：其一，封装厚度可压到 0.6mm 以下；其二，RDL 采用半导体级光刻，线宽线距可达 2μm/2μm，而传统基板通常在 15μm 以上，互连密度提升约一个数量级；其三，省掉的基板成本让单颗器件造价明显下降。一台 iPhone 里的 A 系列处理器，正是靠 InFO 才实现了同样的面积下多放元器件、机身还能更薄。

台积电用一纸“城市规划变更书”，把中央广场改成了家家户户的连廊天桥。居民们再也不用绕广场，脚步声都在 2μm 宽的毛细血管里奔跑——这就是 InFO 带来的第一课：先进封装的本质，是让信号走最短的路，让成本花在刀刃上。

NIO=Achipp2\displaystyle N_{IO} = \frac{A_{\text{chip}}}{p^2}
这个公式说的是：芯片表面能布置的引脚数，取决于“门牌面积”除以“门牌间距的平方”——间距越小，通信线路越密。
  1. 芯片面积 A_chip芯片表面能安放“门牌号”（I/O 焊盘）的总面积；面积越大，塞下的引脚越多。
    AchipA_{\text{chip}}
  2. 引脚间距 p相邻焊盘的中心距离，好比两户之间的“门距”；RDL 时代把间距从基板的 150μm 缩小到 40μm 以内。
    p2p^2
  3. 引脚数量 N_IO芯片与外界同时通信的线路总数，间距越小，同样面积能获得的引脚越多。
    NIO=Achipp2N_{IO} = \frac{A_{\text{chip}}}{p^2}

工艺流程解析：四步“小区改造”工程

要拆掉广场不是一纸文书的事，得一步步施工。可以想象一场社区改造：先请每家搬进统一设计的地基（重构晶圆），再浇灌混凝土把所有楼固定成一个整体（塑封），接着铺设连接各户的连廊（RDL），最后给整片小区接通市政管网（植球）并逐户交付（切割）。

InFO 的工艺正是这四步。第一步“芯片重构”：把已知良好裸芯片面朝下贴装到载板上，缝隙用环氧塑封料（EMC）填充並固化，揭除载板后得到“重构晶圆”。第二步“RDL 再布线”：在重构晶圆表面通过薄膜沉积和光刻制作多层 Cu 走线，把芯片引脚扇出到封装边界。第三步“植球”：在 RDL 端点放上焊球。第四步“划片切割”：把一整片重构晶圆切开，得到一颗颗独立封装体。

整个过程的关键在于“无基板”：传统封装要先做好 BT 基板，再把芯片贴上去、打线或倒装；InFO 则把互连层直接做在重构晶圆上。这要求光刻机在“有芯片凸起、有塑封凹陷”的非平整表面上完成 2μm 级对位曝光，难度远高于普通线路板制造。也正因为前道晶圆厂的光刻能力被搬进了封装环节，台积电才能把线宽压到 2μm，让互连密度和信号质量双双胜出。

施工队拆掉了广场，却把每家每户精装修的门槛提到了极致——一丝裂缝都会导致整栋楼报废。所以良率，成了这场“小区改造”真正的生死线。

Y=e−D0×A\displaystyle Y = e^{-D_0 \times A}
良率是封装的“验收通过率”：缺陷越多、封装面积越大，完好封装的比例就越低，呈指数下降。
  1. 缺陷密度 D_0每平方厘米重构晶圆上出现致命缺陷的平均个数，相当于施工队在每块地面上留下的“返工风险”。
    D0D_0
  2. 封装面积 A单颗封装（含扇出区）的面积，面积越大，越容易撞上缺陷。
    AA
  3. 良率 Y完好封装的比例。工艺越干净、封装越小，良率越高。
    Y=e−D0×AY = e^{-D_0 \times A}

CoWoS定位差异：社区连廊与城际高铁

芯片城里还住着一群“巨无霸”：训练大模型的 GPU 和 AI 加速器。它们动辄上千平方毫米，内部要集成几十亿个晶体管、外挂好几片 HBM 高带宽内存。这些巨型“城市群”之间，靠社区连廊（InFO）可远远不够——必须修建“城际高铁”：硅中介层（Interposer）。

CoWoS（Chip on Wafer on Substrate）是台积电面向 HPC/AI 的封装旗舰方案：多个计算芯片（chiplet）并排放在一片称为“硅中介层”的高密度硅片上，再用 TSV（硅通孔，相当于垂直电梯）把信号引导到下方基板。中介层的线宽线距可做到 0.4μm/0.4μm，能同时承载数万条互连。而 InFO 的 RDL 是 2μm/2μm，承载数千条互连——量级不同，使命不同。

选型的标准可以概括为三点：一看带宽需求，需要 HBM 堆栈和上万 I/O 的场景选 CoWoS，需要 LPDDR 级别中等带宽选 InFO；二看规模，单颗或两三颗中小芯片选 InFO，五颗以上大芯片加 HBM 选 CoWoS；三看成本与厚度，InFO 无基板、低成本、薄型化，适合消费电子和边缘设备，CoWoS 的高造价只对服务器级算力物有所值。两者同属台积电"3DFabric"平台，一个管社区，一个管城市群。

社区连廊解决邻里聊天，城际高铁解决城市群物流——两种工程没有高下之分，只有合不合适。封装选型工程师，就是那个看菜下饭的“城市规划师”。

BWtotal=NIO×Rdata\displaystyle BW_{\text{total}} = N_{IO} \times R_{\text{data}}
总带宽 = 车道数量 × 每条车道的车速。CoWoS 能铺出数万条“车道”，所以带宽碾压 InFO。
  1. 通道数 N_IO芯片与外界的“车道”数量，CoWoS 靠中介层能铺出数万条。
    NION_{IO}
  2. 单通道速率 R_data每条车道上每秒的数据流量，单位是 Gbps。
    RdataR_{\text{data}}
  3. 总带宽 BW_total全部车道相加的货运总量。
    BWtotal=NIO×RdataBW_{\text{total}} = N_{IO} \times R_{\text{data}}

InFO-POP创新：楼上楼下的复式住宅

芯片城里最热闹的交流，发生在“大脑楼”（逻辑芯片）和“记忆楼”（内存）之间。AI 应用疯狂地读写权重与特征图，数据搬运量巨大。传统方案里，记忆楼的居民得下楼、穿过广场、再上楼，才能把数据递给大脑——光是爬楼梯就耗掉了大量时间和电量。

InFO-POP（Package on Package，封装堆叠）直接把“记忆楼”叠在“大脑楼”上面，中间用垂直金属柱和 RDL 当作“专属楼梯”。底层逻辑芯片用 InFO 封装，没有基板，芯片埋在塑封料中；顶层是 LPDDR/DDR 内存封装；两层通过贯通塑封的金属柱（类似 TMV）和微焊球互连。相比传统 PoP 需要上下各一块基板，InFO-POP 只保留顶层封装必要的载体，总厚度显著下降。

薄型化是 InFO-POP 最直观的收益：传统内置基板的 PoP 总厚通常超过 1.2mm，InFO-POP 可压到 0.8mm 量级，给电池和散热留出空间。同时，由于底层没有基板，逻辑与存储之间的互连距离大幅缩短，RDL 的高密度又允许接口做宽，让内存带宽跑得更高。对手机里越来越大的 NPU 来说，“大脑”和“记忆”做上下楼邻居，是同时获得低延迟和低功耗的最优解。

复式住宅的每件家具都贴着天花板设计，数据们从记忆楼到大脑楼只需“下个楼”。对寸土寸金的手机主板和功耗敏感的 AI 边缘芯片来说，这栋薄薄的复式楼，就是最优雅的答案。

Ttotal=Tlogic+Tmemory+Tinterconnect\displaystyle T_{\text{total}} = T_{\text{logic}} + T_{\text{memory}} + T_{\text{interconnect}}
封装总厚度 = 逻辑层 + 存储层 + 互连层。InFO-POP 的精髓就是把中间那层“楼板”做到最薄。
  1. 逻辑层厚度 T_logic底层 InFO 封装加芯片的厚度，芯片嵌入塑封料，不再有基板垫底。
    TlogicT_{\text{logic}}
  2. 存储层厚度 T_memory顶层内存封装的厚度。
    TmemoryT_{\text{memory}}
  3. 互连层厚度 T_interconnect两层之间的焊球加金属柱加 RDL 的总厚度。
    TinterconnectT_{\text{interconnect}}
  4. 总厚度 T_total三项相加。InFO-POP 把“楼板”压薄，让整栋复式住宅更苗条。
    Ttotal=Tlogic+Tmemory+TinterconnectT_{\text{total}} = T_{\text{logic}} + T_{\text{memory}} + T_{\text{interconnect}}

AI芯片选型：给边缘 AI 挑小户型

不是所有 AI 都要住进云端“城市群”。你的手机语音助手、智能门锁的人脸识别、自动驾驶汽车里的环境感知，这些“端侧 AI”住在十几瓦功耗、几毫米厚的小房子里。对它们来说，花几万美元的 CoWoS 高铁票简直是天价——它们需要的，是 InFO 这样的经济适用小户型。

从技术指标看，边缘 AI 芯片通常具有这些特征：单颗或少量 die，面积在几十到一百多平方毫米；I/O 数量在数千条量级，使用 LPDDR 级别的接口即可满足；厚度、功耗和成本都有硬约束。这些正好落在 InFO 的甜点区：无基板压成本，RDL 短互连降功耗，薄封装适配终端。台积电也已经把 InFO 从手机 AP 延伸到 AI 边缘芯片、网络芯片和汽车芯片。

当一颗 NPU 的访存带宽需求在 100GB/s 级、不需要 HBM 时，用 CoWoS 是杀鸡用牛刀。InFO 的 2μm RDL 能轻松布线 LPDDR5/PCIe 等接口，配合 InFO-POP 还能让存储上叠，提升数据吞吐。当然，若是面向服务器的大模型训练芯片，动辄数千 mm² 的 die 面积和 TB/s 级带宽需求，就必须回到 CoWoS 的阵营。选型的本质，是用最便宜的结构满足最刚性的指标。

给 AI 挑房子，先量面积（算力）、再算交通（带宽）、最后看钱包（成本）。InFO 这座“小户型”之所以越来越热，正是因为端侧 AI 的住户们，要的就是“够用、便宜、不占地方”。

Cunit=CwaferN×Y\displaystyle C_{\text{unit}} = \frac{C_{\text{wafer}}}{N \times Y}
单颗芯片成本 = 整片晶圆成本 ÷（芯片数 × 良率）。InFO 同时减小分子（省基板）和增大分母（面积小），双管齐下压成本。
  1. 晶圆成本 C_wafer整片 300mm 晶圆的加工费，相当于整块施工地的总预算。
    CwaferC_{\text{wafer}}
  2. 芯片数 N一片晶圆能切出的封装数量，封装面积越大，N 越小。
    NN
  3. 良率 Y由第二章的泊松公式决定，是“验收通过率”。
    YY
  4. 单颗成本 C_unit总预算分摊到每颗好芯片上的价格。
    Cunit=CwaferN×YC_{\text{unit}} = \frac{C_{\text{wafer}}}{N \times Y}

产业影响展望：封装圈的“供给侧改革”

当台积电把“社区连廊”做成了标准户型，整个封装产业的地基都在震动。过去，传统封测厂最值钱的本事是“建广场”——制造基板、贴片、打线；现在，台积电直接把广场拆了，等于把传统封测厂的核心生意搬到了自家晶圆厂里。

InFO 的普及带动了“晶圆级封装”路线的大幅扩张，台积电把封装变成了前道工艺的自然延伸，封测厂（OSAT）在高端市场被正面挤压。另一方面，InFO 对光刻精度、塑封材料、超薄晶圆处理的要求，也让传统封测厂如果要追赶晶圆级封装，必须改造一整条产线，门槛被大幅抬高。这就是产业中常说的“晶圆厂下沉封装业务”对专业封测的冲击。

展望未来，InFO 家族还在迭代：多层 RDL 的 InFO-LI 提升布线资源，面向内存的 InFO-M 把晶圆级封装推向更多场景，与背面供电、chiplet 混合集成也在探索中。台积电将 InFO 与 CoWoS、SoIC 整合进统一品牌“3DFabric“，与英特尔 Foveros、三星 I-Cube 等正面竞争。先进封装的战场，已经从”谁装得下“升级为”谁连得快、堆得高、成本还低”。

从一栋楼到一座城，台积电用 InFO 告诉我们：摩尔定律遇到天花板后，算力增长要靠“把房子盖高、把连廊修密”。InFO 就是这场城市更新中最高效的样板房——它拆掉的是一座广场，打开的却是一整个三维互连的时代。

Cn=C1×n−α\displaystyle C_n = C_1 \times n^{-\alpha}
这是半导体制造常见的“学习曲线”：累计产量越大，单位成本越低。InFO 正是沿着这条曲线走了十多年，才从 iPhone 的 A10 一路便宜到今天。
  1. 首件成本 C_1工艺刚量产时的单位成本，像第一套开模的样板房。
    C1C_1
  2. 累计产量 n已生产的封装总数量，产量越大，工艺经验越多。
    nn
  3. 学习指数 α反映学习速度，通常取值 0.1 到 0.3，α 越大成本降得越快。
    α\alpha
  4. 第 n 颗成本 C_n随着产量累积不断下降的单位成本。
    Cn=C1×n−αC_n = C_1 \times n^{-\alpha}

AI 应用场景

智能手机端侧 AI SoC 封装

阶段：芯片物理实现与封装协同设计

解决的问题：传统基板封装让手机 SoC 又厚又贵，且 CPU/GPU/NPU 与内存之间的互连路径长、功耗高。InFO 拆掉基板，让信号在 2μm RDL 上“抄近道”，再用 InFO-POP 把内存直接叠在逻辑上方，兼顾薄机身与高带宽。

具体案例：Apple 从 A10 处理器开始采用 InFO，此后 A 系列持续演进。iPhone 里的 NPU 要在几瓦功耗下完成 Face ID、实时翻译等端侧 AI 任务，InFO 的低功耗互连和堆叠带宽功不可没。

AI 边缘推理芯片的封装选型

阶段：芯片规格定义与成本评估

解决的问题：智能摄像头、智能音箱、可穿戴设备的 AI 芯片只有几瓦功耗和严苛的成本预算，用 CoWoS 大材小用，用老旧基板封装又喂不饱 NPU 的内存带宽。InFO 在成本、厚度、功耗之间取得平衡。

具体案例：某 AIoT 公司把 4nm 边缘 NPU 从传统 flip-chip 方案切到 InFO，封装面积缩小约 25%，单颗成本下降约 30%，且在跑轻量 LLM 时 NPU 访存功耗明显回落。

端侧大模型与近存计算探索

阶段：先进封装架构创新

解决的问题：端侧要跑 7B 参数模型，内存带宽成为瓶颈；逻辑与存储分离式封装让数据搬运耗电巨大。InFO-POP 把 DRAM 叠在 NPU 楼上的做法，为“近存计算”提供了低成本实践路径。

具体案例：研究团队在原型芯片中用 InFO-POP 将 LPDDR 与 NPU 直接堆叠，内存接口加宽后带宽提升数倍，让端侧大模型推理的能耗降低约 40%，为未来 AI 手机铺路。

Python 演示

python36 行
import math def chips_per_wafer(wafer_diameter, die_area, edge_loss=3.0):    # 有效半径按边缘损耗扣除后估算    radius = wafer_diameter / 2.0 - edge_loss    return int(math.pi * radius * radius / die_area) def poisson_yield(defect_density, pkg_area_cm2):    # 泊松良率模型: Y = exp(-D0 * A)    return math.exp(-defect_density * pkg_area_cm2) def compare_packaging(die_area_mm2, fanout_ratio, wafer_cost, dd):    # 传统封装需要基板, 封装面积约为芯片的1.8倍    trad_area = die_area_mm2 * 1.8    # InFO 无基板, 封装面积仅按扇出比扩张    info_area = die_area_mm2 * fanout_ratio    n_trad = chips_per_wafer(300.0, trad_area)    n_info = chips_per_wafer(300.0, info_area)    y_trad = poisson_yield(dd, trad_area / 100.0)    y_info = poisson_yield(dd, info_area / 100.0)    c_trad = wafer_cost / (n_trad * y_trad)    c_info = wafer_cost / (n_info * y_info)    return c_trad, c_info, n_trad, n_info, y_trad, y_info def main():    die_area = 6.0 * 6.0    wafer_cost = 3000.0       # 每片300mm晶圆成本(美元)    dd = 0.08                 # 缺陷密度(个/cm2)    c_trad, c_info, n_trad, n_info, y_trad, y_info = compare_packaging(        die_area, 1.6, wafer_cost, dd)    print("Traditional substrate pkg: %d units, yield %.3f, unit cost %.2f USD" % (n_trad, y_trad, c_trad))    print("InFO fan-out pkg: %d units, yield %.3f, unit cost %.2f USD" % (n_info, y_info, c_info))    print("InFO cost saving: %.1f%%" % ((c_trad - c_info) / c_trad * 100)) if __name__ == "__main__":    main()
目的：用泊松良率模型对比传统基板封装与 InFO 无基板封装在 300mm 晶圆上的单颗成本，直观看到“拆广场”省了多少钱。
  1. radius = wafer_diameter / 2.0 - edge_loss先扣掉晶圆边缘的无效区，就像小区边缘不方便建楼。
  2. return int(math.pi * radius * radius / die_area)每片晶圆能切出的“楼栋数”。
  3. return math.exp(-defect_density * pkg_area_cm2)泊松良率，缺陷越多、面积越大，验收通过率越低。
  4. info_area = die_area_mm2 * fanout_ratioInFO 的封装面积只按扇出比例扩张，没有基板那块“广场”。
  5. c_info = wafer_cost / (n_info * y_info)总预算摊到每颗好芯片上，这就是选型时最关心的单颗成本。

常见误区

误区很多人以为 InFO 就是简单给芯片糊一层保护壳，像给手机贴膜一样，没什么技术门槛。

正解InFO 包含晶圆重构、塑封、多层 RDL 光刻、植球等数十道半导体级工序。真正的难点在于：重构晶圆要把芯片位置误差控制在微米级，RDL 光刻要在非平整的塑封面上进行，良率管理难度远高于传统贴片。不是“糊一层”，而是“精雕细琢”。

为何常见：因为“封装”听起来不如“制程”高大上，人们容易低估其中精密制造的难度。

误区既然都是台积电的先进封装，选哪个都差不多，甚至有人以为 CoWoS 就是 InFO 的升级版。

正解InFO 面向中小尺寸、中等带宽的移动/边缘芯片，无基板、低成本、薄；CoWoS 面向大算力 HPC 芯片，靠硅中介层集成多颗 chiplets 加 HBM，成本高一个数量级。两者是“社区小路”与“城际高铁”的关系，不是替代品，而是不同赛道的分工。

为何常见：媒体报道常把先进封装混为一谈，很少解释 InFO 和 CoWoS 在集成规模与成本上的量级差异。

误区扇出越多，RDL 空间越充足，性能越好，所以封装面积越大越先进。

正解封装面积增大会导致每片晶圆芯片数下降、良率指数下降，单颗成本随之上升。InFO 的设计目标恰恰是在满足 I/O 布线的前提下尽量压缩扇出区，这叫“面积效率”。过大的扇出是浪费，不是先进。

为何常见：很多人把“面积越大=性能越强”的直觉带到了封装上，忽略了面积在成本公式里是最大的敌人。

误区传统 PoP 也是上下堆叠两个封装，InFO-POP 只是换个名字炒作。

正解传统 PoP 上下两层各需要一块基板，通过基板间的焊球互连；InFO-POP 底层完全没有基板，逻辑芯片埋在塑封料中，通过 RDL 加金属柱直接连接上层内存。省掉一层基板，总厚度可减小约 30%，互连更短、带宽更高。

为何常见：因为外观都是“上下两层”，人们很难一眼看出“有没有基板”这个结构性差异。

面试题

Q1. InFO 封装最核心的变革是去掉了传统封装中的哪个“中转站”？

单选题 · easy

  • A.硅中介层（Interposer）
  • B.封装基板（Substrate）← 正确答案
  • C.焊球（Solder Bump）
  • D.塑封料（Molding）

答案：B。传统封装中，芯片要先贴在基板上，再由基板转接出去，基板就像“中央广场”。InFO 的关键正是拆掉这块基板，直接在重构晶圆上布 RDL。硅中介层是 CoWoS 特有的，焊球和塑封料在 InFO 中仍然保留，所以 A/C/D 都是干扰项。

Q2. “扇出（Fan-out）”在 InFO 技术中指的是什么？

单选题 · easy

  • A.芯片引脚向四周扩散布局← 正确答案
  • B.把芯片做得更大更薄
  • C.在芯片上增加散热风扇
  • D.让多个晶圆叠在一起

答案：A。“扇出”是把芯片引脚通过 RDL 向外“扇形展开”到封装区域，让芯片四周有地方布置焊球，就像在楼前修一个院子。B 是把芯片做大，C 是散热，D 是 3D 堆叠，都与扇出的字面含义不符。

Q3. InFO 与 CoWoS 的核心定位差异在于什么？

单选题 · mid

  • A.是否经过晶圆级光刻
  • B.是否使用硅中介层← 正确答案
  • C.是否使用铜互连
  • D.是否面向移动芯片

答案：B。CoWoS 用硅中介层把多颗大芯片和 HBM 连成“城市群”，InFO 不需要中介层，直接在重构晶圆上布 2μm 的 RDL。光刻、铜互连、面向移动芯片都不是两者的本质分界，只有“有没有硅中介层”才是定位差异的核心。

Q4. 下列哪些步骤属于 InFO 封装的工艺流程？

多选题 · mid

  • A.芯片重构与塑封固化← 正确答案
  • B.RDL 再布线扇出← 正确答案
  • C.硅中介层刻蚀
  • D.植球与划片切割← 正确答案

答案：ABD。InFO 的四步工艺是芯片重构、塑封固化、RDL 布线、植球切割。硅中介层刻蚀属于 CoWoS 的工艺，InFO 根本没有中介层，所以 C 不选。这道题考查工艺流程是否记牢。

Q5. InFO-POP 相比传统 PoP 的主要优势是什么？

单选题 · mid

  • A.省去底层基板，总厚度下降← 正确答案
  • B.不需要任何焊球连接
  • C.可以堆叠任意多颗芯片
  • D.完全不需要塑封保护

答案：A。传统 PoP 上下两层各用一块基板，InFO-POP 底层完全没有基板，芯片埋在塑封料里，通过 RDL 加金属柱直接连上层内存，总厚可降约 30%。B 说“不需要焊球”不准确（仍有微焊球），C 的“任意多颗”夸大其词，D 说“完全不要塑封”更错，InFO 恰恰依赖塑封重构。

Q6. 已知缺陷密度 D0=0.1 个/cm²，封装面积 A=1cm²，按泊松良率模型，良率约为多少？

单选题 · hard

  • A.约 90.5%← 正确答案
  • B.约 95.1%
  • C.约 99.0%
  • D.约 88.5%

答案：A。泊松良率公式 Y=e^(−D0×A)，代入 D0=0.1、A=1，得 Y=e^(−0.1)≈0.905，即 90.5%。B/C/D 分别是把指数算错或忽略缺陷密度的结果。用小区比喻：施工越干净、面积越小，验收通过率越高。

Q7. 在 AI 芯片封装选型中，相对更适合采用 InFO 的场景是哪一个？

单选题 · mid

  • A.训练千亿参数大模型的 GPU
  • B.手机端侧语音助手的 SoC← 正确答案
  • C.配备 8 颗 HBM 的 AI 加速卡
  • D.超大规模数据中心 CPU 集群

答案：B。手机端侧语音助手的 SoC 面积小、功耗严、成本敏感，正是 InFO 的甜点区。训练 GPU、配 HBM 的 AI 加速卡、超大规模数据中心芯片都需要海量带宽和巨大集成规模，属于 CoWoS 的“城市群”范畴。

Q8. InFO 适合作为 AI 边缘芯片方案的原因包括哪些？

多选题 · mid

  • A.无基板使封装成本更低← 正确答案
  • B.RDL 短互连降低功耗← 正确答案
  • C.薄型化适配终端设备← 正确答案
  • D.可集成数千平方毫米的巨核

答案：ABC。InFO 无基板→成本低，RDL 短互连→功耗低，薄型化→适配终端，这三点正好命中 AI 边缘芯片的刚需。D 说“集成数千平方毫米巨核”是 CoWoS 的特性，InFO 面向中小尺寸芯片，故不选。

Q9. 若其他条件不变，仅将 InFO 封装面积扩大一倍，良率的变化趋势是什么？

单选题 · hard

  • A.由于互连路径变短而提高
  • B.由于缺陷概率上升而下降← 正确答案
  • C.因散热面积变大而不变
  • D.因信号速度更快而上升

答案：B。良率 Y=e^(−D0×A)，在缺陷密度不变时，面积 A 扩大一倍，缺陷概率上升，良率下降（如 e^(−0.2)≈0.819 小于 e^(−0.1)≈0.905）。这与“路径短”或“散热好”无关，封装面积在良率模型里是纯风险项。

Q10. 关于台积电 InFO 带来的产业影响，下列说法正确的有哪些？

多选题 · extreme

  • A.晶圆厂开始下沉封装业务← 正确答案
  • B.传统封测厂面临工艺门槛压力← 正确答案
  • C.InFO 是完全淘汰基板的唯一技术
  • D.它与 CoWoS 共同构成 3DFabric 平台← 正确答案

答案：ABD。台积电把封装前移到晶圆厂（业务下沉），传统封测厂面临晶圆级工艺门槛，且 InFO 与 CoWoS 同属 3DFabric 平台——这些都是事实。C 说 InFO 是“完全淘汰基板的唯一技术”过于绝对，现实中传统封装仍大规模存在，故不选。