STM32 DMA实战：给CPU老板配一位专属搬运工

可视化演示

展示系统处理流水线、实时性能指标曲线及多方案对比分析，包含数据流转、吞吐延迟监控与方案评估。

DMA基础原理

回到我们的快递仓库。老板 CPU 过去最头疼的，就是每天要亲手把一箱箱数据从外设货台搬到内存货架。搬的过程中，他不能算账、不能签合同、不能接电话——整个芯片的工作都停摆。直到他雇了一位叫 DMA 的搬运工：CPU 只需要在开工前说一句“从 ADC 货台搬 100 箱到内存地址 0x20000000”，然后就可以转身去忙别的事。DMA 自己会一箱一箱搬完，最后用“电话”（中断）汇报一声。这个故事里的每一个环节，对应着 DMA 实际的工作机制。

DMA 的全称是 Direct Memory Access，直接内存访问。它是 STM32 芯片内部的一个硬件模块，可以看作一位不依赖 CPU 指令逐字节执行、而是由硬件状态机自动运转的搬运专员。它与外设和内存都连在总线上，能直接读写数据。当外设准备好数据，DMA 就启动搬运；搬运期间，CPU 完全不需要参与，可以并行执行主程序——这就是系统的“多线程”错觉来源。

一次典型的 DMA 搬运可以拆成四个环节：外设发出请求，DMA 控制器向总线仲裁器申请使用权，仲裁通过后 DMA 完成搬运并将传输计数减一，最后计数归零时触发中断通知 CPU。整个过程的耗时，与搬运的数据量、数据宽度和总线速率直接相关：

其中 N 是搬运的数据项数，L 是每项数据的宽度（字节数），ν 是总线的实际搬运速率。

回到仓库的故事：老板 CPU 的解放程度，正是由公式里的三个变量决定的。搬的箱数越多、每箱越沉、传送带越快，DMA 的价值就越明显。这一节是所有 DMA 开发的基石——理解了“CPU 只下指令、DMA 负责执行”，后面的通道配置和模式选择才有意义。

控制器架构

这家快递仓库不止一个搬运大队。为了不让所有货物都挤在一条传送带上，STM32 里安排了两位大队长：DMA1 和 DMA2。他们各带一支队伍，分管不同的装卸口。在 STM32F1 系列中，DMA1 有 7 个通道，DMA2 有 5 个通道。DMA1 主要服务挂在 APB1 总线上的外设，比如 USART2、I2C1、SPI2 这些“慢一些”的货台；DMA2 则主要服务 APB2 总线上的外设，例如 ADC1、USART1、SPI1 和高级定时器 TIM1。两位大队长都站在 AHB 这条主传送带上，随时准备接活。

每个 DMA 控制器内部并不是一个黑箱子，而是由一组寄存器组成的“调度台”。DMA_CCR 是通道控制寄存器，决定搬运方向、数据宽度、模式等参数；CNDTR 装的是“剩余箱数”；CPAR 和 CMAR 分别记录外设货台和内存货架的地址。CPU 老板要做的，就是在开工前把这些寄存器写好，相当于把搬运路线和清单写在调度台上。

DMA1 和 DMA2 的划分并不是随意的。外设的 DMA 请求信号（比如 ADC 的“采样完成，快来取走数据！”）会通过硬件连线送到固定的控制器和通道。如果配置时把 USART2 的请求接到了 DMA2 的通道上，硬件根本不会响应——映射关系是芯片出厂时就焊死的。这就像大队长只能接自家装卸口的单，不能越界去隔壁园区收货。

把两位大队长的分工记牢，是配置 DMA 的第一步。选错大队长或弄混 APB1/APB2 的管理范围，是新手最常见的“货送错仓库”事故。后面每一节，不管是通道映射还是中断配置，都要先回到这张架构图上找位置。

通道与外设映射

每位搬运工的工位（通道）都有固定的班表。DMA1 的通道 1 到通道 7、DMA2 的通道 1 到通道 5，每个通道并不是“什么都能搬”，而是接入了固定的外设请求线路。比如 DMA1 的通道 4 可以服务 SPI1 的接收请求，也能服务 TIM1 的更新请求；DMA1 的通道 5 可以服务 USART2 的接收请求，也能服务 I2C1 的发送请求。这些对应关系写在芯片参考手册的“DMA 请求映射表”里，是配置 DMA 时必须查阅的“排班表”。

映射表的核心规则是：一个通道在同一时刻只能服务一路外设请求。虽然通道 5 既支持 USART2_RX 又支持 I2C1_TX，但你不能在同一个项目里同时让它们俩占用 DMA1_Channel5。为什么？因为硬件连线是一根信号线，同一时间只能传递一位“客户”的请求脉冲。这就像一根电话线只能接通一家客户，接 A 就不能接 B。如果两个外设的 DMA 请求同时被使能，DMA 控制器会按照优先级仲裁，但结果往往是不可预期的——设计上应主动避免这种冲突。

在实际工程中，查映射表是每个 DMA 项目的第一步：确定你要用哪个外设、它支持哪些通道、那个通道是否已经被别的外设占用。配置时，外设 DMA 请求使能位（如 USART_CR3 的 DMAR 位）和 DMA 通道的使能位必须一起打开，搬运工才会真正开始干活。

把通道想象成固定的工位编号，外设想象成货物类型，你就明白为什么“随手选一个通道”行不通。芯片出厂时已经画好了连线图，你能做的是查阅并遵守。这个约束看似麻烦，但它换来了硬件实现的确定性——不需要软件去动态路由，中断延迟和响应时间都可预测，这正是嵌入式实时系统最看重的品质。

传输模式

同一位搬运工，可以接不同性质的活。DMA 控制器提供了四种典型的“值班模式”。第一种是正常模式（Normal）：搬完清单上所有的货物后，搬运工就下班回家，NDTR 清零，通道自动关闭。如果老板还想再搬一批，必须重新配置并再次使能通道。第二种是循环模式（Circular）：搬运工搬完最后一箱后，清单自动恢复成初值，然后继续从头搬——像一班永远不停的地铁，非常适合 ADC 连续采样这类“永远有货”的场景。

第三种是内存到内存模式（Memory-to-Memory）：普通外设搬运必须由外设硬件发出请求信号来触发，而内存到内存模式不需要任何外设，CPU 软件一使能通道，DMA 就立刻开始从一块内存搬向另一块内存。这相当于两位仓库管理员私下调拨货物，不需要第三方客户下单。第四种是突发传输模式（Burst）：DMA 不再一箱一箱搬，而是调用一台大型叉车，一次抓起一大块连续数据（如 4 个 32 位数据），成批运走。对于搬运大量连续数据（比如 DMA2 搬运图像帧缓冲），突发模式能显著减少总线仲裁次数，提高吞吐量。

选择哪一种模式，取决于业务的性质。如果只需要搬一次数据，比如用户按下按键后读取一次传感器，用正常模式；如果外设持续不断地产出数据，比如 ADC 一直采样，用循环模式；如果是在程序里把某个大数组从临时缓冲搬到处理缓冲，用内存到内存模式；如果数据量大且连续，再叠加突发传输。

把这些模式对应到快递仓库的生活场景：正常模式是“专程送一次货”，循环模式是“每天循环的班车”，内存到内存是“仓库内部盘点调拨”，突发模式是“开叉车批量上架”。选对模式，搬运工的效率才能真正发挥出来。很多新手不管三七二十一全用循环模式，结果在只需要单次传输的场景里，数据被反复覆盖，反而制造出一堆 bug。

优先级仲裁

当多个通道同时有货要搬时，传送带只有一条，听谁的？DMA 控制器有一套仲裁规则。这套规则分为两级：第一级是软件优先级，你可以在每个通道的配置寄存器里设置四个档位——低、中、高、极高；第二级是硬件优先级，由通道编号决定，编号越小的通道硬件优先权越高。仲裁时，先比较所有请求者的软件优先级，软件优先级相同的，再比较硬件编号。

我们可以用一个简单的公式描述“谁先走”的判定依据：

数值越大，通道越先获得服务。注意这里的核心是“先比软件，再比硬件”——软件等级相差一档，硬件编号根本无法翻盘。

理解这套仲裁机制，对实时系统设计至关重要。如果你的 ADC 采样和数据通信同时启动 DMA，而通信数据恰好占据了高优先级通道，那么 ADC 的搬运就可能被延迟，导致采样数据丢失。合理做法是把实时性要求最高的外设分配到软件优先级最高的通道，并尽量利用硬件编号的天然顺序。

这就像快递仓库同时来了十几位客户催单，老板不会看谁嗓门大，而是先看包裹上的加急标签（软件优先级），标签一样的再看谁的工位号靠前（硬件优先级）。规则透明且固定，系统行为就可预期——这正是嵌入式工程师最需要的品质。

典型应用场景

理论说完了，让搬运工上岗干几件实事。最经典的应用是 ADC 连续采集。在电机控制或电池监测项目中，ADC 需要以固定的频率不断采样。配置 ADC 为连续转换模式 + DMA 循环模式，CPU 只在启动时配置一次，之后 ADC 每转换完一个通道，DMA 就自动把结果搬到内存缓冲区。1000 次采样中 CPU 一次都不需要介入，采样率可轻松做到几十甚至上百 kHz，而 CPU 占用几乎为零。

第二个场景是 UART 收发。传统做法是每收到一个字节就触发一次中断，CPU 进中断把字节读走——波特率 115200 时，大约每 86 微秒就要打断一次 CPU。用 DMA + 串口空闲中断（IDLE）则不同：DMA 把一帧数据整体搬到缓冲区，当串口检测到总线空闲时产生一次中断，CPU 在中断里一次性处理整帧数据。这样中断次数从“每字节一次”降为“每帧一次”，CPU 开销骤减。接收不定长数据的标准套路，就是“循环模式 DMA + 空闲中断 + 重设缓冲”。

第三个场景是内存到内存搬运。比如一个网络协议栈需要把应用层数据移动到发送缓冲区，或者将摄像头的一帧图像从 raw buffer 搬到处理 buffer。用 CPU memcpy 也能完成，但 DMA 内存到内存模式不占用 CPU，搬运期间内核可以继续跑 RTOS 任务。

这三个场景代表了 DMA 在嵌入式世界的全部价值形态：外设到内存（采集）、外设到外设（转发）、内存到内存（搬移）。在仓库比喻里，它们分别对应“从客户货台收件入库”“把 A 客户的货直接转给 B 客户”“仓库内部货位调整”。学会这三招，你已经能覆盖绝大多数实战需求。

配置开发流程

给搬运工下开工令，在 STM32 里通常遵循一套固定的流程。以 ADC + DMA 为例：第一步，开启 DMA 和外设的时钟。DMA1 挂在 AHB 总线上，要先用 RCC_AHBPeriphClockCmd 打开它的时钟；ADC 挂在 APB2 上，要打开 ADC1 和 GPIO 的时钟。第二步，填充 DMA_InitTypeDef 结构体：选择通道、外设基地址（如 &ADC1->DR）、内存基地址（数组首地址）、数据传输方向（外设到内存）、外设与内存的数据宽度、传输数量（NDTR）、循环模式与否。

第三步，把外设和 DMA 联动起来。对 ADC，要设置 ADC_Init 并开启 ADC_DMACmd；对串口，要设置 USART_DMACmd 使能 DMA 请求。第四步，使能 DMA 通道，通常还要配置 DMA 中断（传输完成、传输过半、传输错误），并实现中断服务函数。最后，启动外设转换。

调试 DMA 时有一个非常实用的技巧：随时读 DMA_GetCurrDataCounter 或直接读 CNDTR 寄存器，查看还剩多少数据没搬完。如果你发现它停在某个值不动，往往意味着外设没有产生 DMA 请求，或者请求没有正确映射到当前通道。另外，务必在修改 DMA 参数前先关闭对应通道，否则硬件状态机可能还在运行，写入的新配置会被立刻覆盖或产生不可预料的行为。

这套流程相当于“排班五步曲”：开电源（时钟）、写排班表（InitStruct）、通知客户（外设联动）、让工人上岗（使能通道）、事后检查（读计数器）。看似繁琐，但只要按部就班，DMA 极少出问题。真正让工程师头疼的从来不是配置本身，而是配置能写对、数据却在系统层面“打架”——这正是下一节要讨论的问题。

数据安全与优化

搬运工干活再利索，也可能在复杂仓库里出岔子。第一个隐患是数据竞争：CPU 和 DMA 同时读写同一块内存缓冲区。比如 DMA 正在往 buf[128] 里填充串口数据，CPU 主循环却已经读到一半的数据，结果拼出一帧残缺的报文。解决竞争的经典手段是双缓冲：一块缓冲区被 DMA 填满后，DMA 自动切换到第二块继续填，同时 CPU 安全地处理第一块。两块缓冲轮值，谁也不会踩到谁的脚。此外，在传输完成中断里设置“数据已就绪”标志，CPU 主循环检查标志再读数据，能彻底避免竞争。

第二个隐患是缓冲区溢出：DMA 搬运的数据量超过了你分配的缓冲区大小。NDTR 配置的是“数据项数”，而不是“字节数”，如果数据宽度是 16 位而缓冲区按 8 位分配，搬运一半就会越过边界写坏相邻变量。更隐蔽的是循环模式下 DMA 覆盖旧数据——如果 CPU 处理速度跟不上采样速度，新数据会直接盖掉还没被读走的旧数据。对策是设置传输完成中断并统计丢数据次数，或者用队列缓冲逐级搬运。

第三个问题是缓存一致性。在高性能 STM32（比如 H7 系列）中，CPU 带 L1 缓存，DMA 读内存时绕过缓存，会读到“过期数据”。这时需要清理或使缓存失效。对齐问题同样不可忽视：DMA 对四字节对齐的内存访问效率最高，配置缓冲区时用 __ALIGNED(4) 确保对齐。至于性能调优，核心原则是减少总线竞争：合理设置优先级、避免多个通道同时高频工作、尽量使用突发模式，并把不用的 DMA 通道关闭以降低功耗。

把双缓冲、完成标志、对齐和缓存处理放进仓库故事里，就是“给两位搬运工划清各自的仓库区域，交接时签字确认（中断标志），码放的箱子对齐托盘（内存对齐），并在引入高科技传送带后检查新旧两套系统的记录是否一致（缓存一致性）”。DMA 把 CPU 从搬运中解放出来之后，这些精细化的小事，才是决定一个嵌入式系统是否可靠、是否专业的分水岭。

AI 应用场景

Python 演示

# 模拟 CPU 搬运与 DMA 搬运的 CPU 占用差异class DataPacket:    def __init__(self, name, size):        self.name = name        self.size = size  def cpu_copy(packets):    # 每个字节都要 CPU 亲自处理，耗时等于数据量    busy = 0.0    for p in packets:        busy += p.size * 1.0        print("CPU copies:", p.name, p.size, "bytes")    return busy  def dma_copy(packets):    # CPU 只负责发起和收尾，搬运交给 DMA    setup = 2.0 * len(packets)    dma_work = sum(p.size * 0.5 for p in packets)    for p in packets:        print("DMA moves:", p.name, p.size, "bytes")    return setup, dma_work  def main():    packets = [        DataPacket("ADC samples", 256),        DataPacket("UART frame", 1024),        DataPacket("mem-to-mem", 4096),    ]    cpu_used = cpu_copy(packets)    dma_cpu, dma_work = dma_copy(packets)    print("=== result ===")    print("CPU busy (no DMA):", cpu_used, "ticks")    print("CPU busy (DMA):", dma_cpu, "ticks")    print("DMA controller busy:", dma_work, "ticks")    saved = (1 - dma_cpu / cpu_used) * 100    print("CPU time saved: %.1f%%" % saved)  if __name__ == "__main__":    main()

1. class DataPacket定义数据包，记录货物名称和大小，对应 DMA 搬运的缓冲区。
2. busy += p.size * 1.0CPU 逐字节搬运模型：每个字节都要占用 CPU 一个 tick。
3. setup = 2.0 * len(packets)DMA 方案中 CPU 只在每个任务发起和收尾时介入，共 2 个 tick。
4. dma_work = sum(p.size * 0.5 for p in packets)DMA 控制器实际搬运时间，与 CPU 并行，不占用 CPU。
5. saved = (1 - dma_cpu / cpu_used) * 100计算 CPU 释放比例，即 DMA 带来的性能收益。

常见误区

面试题