想象一座 AI 芯片就是一座城市。过去,工程师习惯把所有功能塞进一栋摩天大楼——芯片越大,算力越强。可楼越盖越高,施工难度和成本双双失控,这就是摩尔定律的放缓。于是,一种“横躺”的城市出现了:市政厅(逻辑芯片)不再孤军奋战,身旁并列着好几座巨型图书馆(HBM 存储),它们共同落座在一块平整、精密的公共地基(中介层)上,依靠无数条微米级“马路”和“垂直电梯”高速交换资料。这种把多个芯片平铺在共用地基上、再统一互连的工艺,就是 2.5D 封装。谁把这个“地基”建得又密、又稳、又能大规模交付,谁就握住 AI 算力的咽喉。台积电的 CoWoS 和三星的 I-Cube,正是这场城建之争的主角。
理解 I-Cube 与 CoWoS 的竞争,能帮你在 AI 芯片选型、供应链备选与硬件投资判断中,看懂 2.5D 封装瓶颈和代工格局——这是 AI 工程师从“软件繁荣”走向“硬件真实”的关键一步。
目录
可视化演示
展示I-Cube三维度:2.5D封装架构(GPU+4HBM裸片→硅中介层Si+TSV→有机基板三层结构)、I-Cube vs CoWoS对比(I-Cube4/CoWoS-S/CoWoS-L中介层尺寸与HBM堆栈数)、HBM带宽扩展(I-Cube2/4/6/8堆栈数×819GB/s=1.6-6.6TB/s聚合带宽),三模式切换理解2.5D先进封装选型。
本节配有交互动效(进入视口后自动加载,约 3KB)。
'+C1+'
算力呼唤:AI 芯片为何拥抱 2.5D
AI 模型就像一座疯狂扩张的城市。每一次大模型升级,都要求“市政厅”(GPU/加速器核心)与“图书馆”(HBM 存储)之间在极短时间内交换海量资料。算力再强的核心,如果数据搬运跟不上,也只能原地空转。这座城市的命脉,已经从“能不能算”变成了“数据能不能以足够快的速度流动”。
过去的设计师习惯把一切盖进一栋楼:把计算、缓存、接口全部集成到同一颗芯片里。但楼高到极限,施工难度和成本都失控——芯片面积受限、良率暴跌、费用飙升。单芯片塞不下整个城市,摩尔定律的放缓让“把楼盖高”这条路越走越窄,行业需要一种全新的“城市规划思路”。
于是 2.5D 封装登场:把逻辑 die 和多个 HBM 并排放在同一块中介层上,像市政厅和图书馆共享一个街区。相比传统的 PCB 板级互连,2.5D 的 I/O 间距从毫米级缩到几十微米,数据通道数量提升几个数量级,带宽可以达到 TB/s 级别。NVIDIA 的 H100、AMD 的 MI300 这类 AI 加速卡,正是靠这种“横躺城市”才把超大算力变成现实。
可以说,AI 芯片的竞争已经从“单芯片设计”蔓延到“城市基建”:谁的中介层更密、产能更足,谁就能更快地把图纸变成真实算力。台积电与三星,一个老牌城建巨头,一个后发激进者,正式在 2.5D 封装这条街上交手。而三星亮出的方案,就是本文的主角 I-Cube。
平台简介:认识 I-Cube
三星交出的城市方案叫 I-Cube。单看名字,“I“ 可以理解为互连(Interconnection),”Cube“ 则带出一种”紧凑立方体“的模块感——把多个裸片拼在一个共用底座上,整体封装成一颗芯片。和台积电 CoWoS 一样,I-Cube 本质上是”把逻辑芯片与 HBM 平铺在同一个中介层上”的 2.5D 方案。
但 I-Cube 不是一个单一方案,而是两个“户型”互补。I-CubeS 采用硅中介层,互连密度高、电气性能好,专攻 AI/HPC 旗舰芯片;I-CubeE 改用 RDL 中介层,制造成本更低、面积也更加灵活,面向对性价比更敏感的中端产品。两个户型共享同一条封测产线,可以弹性排产,这是三星对外强调的“平台化”能力。
从产品节奏看,三星 2020 年推出 I-CubeS,2022 年补齐 I-CubeE,目标非常明确:既要正面抗衡 CoWoS-S 的性能高地,也要用 RDL 方案切走更多看重成本的客户。更重要的是,I-Cube 从一开始就绑定自家的 HBM——三星既是城建队,也是“图书馆书商”,它可以把存储颗粒、代工制造、先进封装打包在一起交付,这是台积电难以复制的组合拳。
图纸再漂亮,也要看地基和路网是否扎实。I-Cube 的中介层技术到底强在哪里?下一节,我们从“地基上的马路和电梯”说起。
核心技术:地基与路网
在 2.5D 封装这座城里,中介层就是地基。硅中介层是一块打磨得极其平整的硅片,工程师可以在上面“铺路”(RDL 再布线层)、“打电梯井”(TSV 硅通孔)、“装铆钉”(微凸块)。逻辑芯片和 HBM 都坐在这些铆钉上,数据先穿过微凸块落到地基,再乘“电梯”(TSV)穿透中介层到达下方的基板/PCB,也可以在地基内部的横向路网里穿行。
这座城市最值钱的不是楼有多高,而是“路网”有多密。HBM 与逻辑之间要跑 TB/s 级流量,传统 PCB 走线根本不够宽,中介层把数据线收敛到几十微米的间距。互连密度上去了,等效带宽才能跟上。那么,带宽到底怎么算?其实只需要两个数:数据率 R(每个引脚每秒翻转信号的次数,相当于“车速”)和总线位宽 W(一次能并行搬运多少位数据,相当于“车道数”)。
以 HBM3E 为例:单个引脚数据率 9.2Gbps,单个堆叠的数据总线总共 1024 位。代入公式:
可以看到,I-Cube 和 CoWoS 争的,正是这条“地基上的高速公路”的宽度与密度。谁能把位宽做得更足、间距收得更窄,谁的城市就能承载更大的 AI 算力。
- 数据率 R单位是 Gbps,表示每个引脚每秒最多翻转 92 亿次信号,是带宽的“车速”。
- 位宽 W单位是 bit,表示同一时刻能并行搬运的数据位数。HBM3E 单个堆叠的数据总线总共 1024 位,是“车道数”。
- 乘法计算总比特率车速乘以车道数,得到每秒能运多少比特,单位是 Tbit/s。
- 除以 8 换算成字节行业习惯用字节每秒(GB/s)表示带宽,所以把比特换成字节。
- 得到单堆叠带宽约 1178 GB/s,即 1.18 TB/s——这是一座 HBM“图书馆”与逻辑核心之间的数据吞吐能力。
双雄对比:I-Cube 与 CoWoS 的正面交锋
台积电的 CoWoS 是 2.5D 封装的老牌城建队,2012 年就开始施工,积累了海量 AI 客户与工程经验。三星 I-Cube 作为追赶者,用“双户型”策略贴身竞争。两者的核心差异不在大方向——都是“逻辑 + HBM 平铺于中介层”——而在于具体施工规范和取舍。
看技术路线:CoWoS-S 使用大面积硅中介层,性能最顶;CoWoS-L 用局部硅互连(LSI)小片拼接,绕开光罩尺寸极限,面积可以做得更大;CoWoS-R 则走纯 RDL 低成本路线。三星的 I-CubeS 对标 CoWoS-S,I-CubeE 对标 CoWoS-R/L 的 RDL 路线。互连密度上,双方都把微凸块间距推进到 40μm 甚至更小,单看参数差距并不悬殊。
真正拉开差距的,是“互连密度如何随间距缩放”的工程问题。单位面积能放下的凸块数,近似与间距的平方成反比:
但密度不是唯一标准。硅中介层面积越大,良率越差、成本越贵,这是双方共同的紧箍咒。CoWoS 用拼接思路破解光罩极限,I-Cube 用 RDL 户型对冲成本。当技术参数接近时,真正的胜负手落在产能和交付上——这也是下一节的主题。
- 间距 p微凸块间距(pitch),即相邻两个凸块中心之间的距离,相当于“道路间隔”。
- 线性密度 1/p单位长度上能排下的凸块数量。道路收窄,同一条街边能停靠的连接点就更多。
- 面积密度 \(1/p^2\)把线性密度在两个方向同时相乘,得到单位面积内的凸块数。
- 对比提升倍数间距从 100μm 收到 40μm,密度提升 \((100/40)^2 = 6.25\) 倍,互连能力天差地别。
产能竞赛:AI 需求爆发下的交付博弈
AI 芯片公司就像急着开业的租户。图纸再好,交付晚了就是输。2023 年起,大模型军备竞赛让 CoWoS 产能变成“硬通货”:NVIDIA 等头部客户几乎包下整条产线,其他公司排期动辄一年以上。业内开始流传一句话:“算力危机,一半是封装危机。”
台积电随即疯狂扩产:CoWoS 月产能从 2023 年初的 1 万多片,涨到 2024 年的数万片,2025 年还计划继续翻倍。三星 I-Cube 也在天安、温阳等园区同步扩产,并对外承诺更灵活的交期窗口。对排不进台积电队形的客户来说,三星是少数能拿到“整城交付”的备选方案。
但扩产不等于良率。大面积中介层容易翘曲,HBM 堆叠发热集中,微凸块焊接的良率问题都会直接推高成本。三星一边扩产一边爬坡,尤其需要证明“3nm 代工 + 封装整包”的可信度。好消息是,三星 HBM3E 的供应能力正在改善,为 I-Cube 方案提供了关键的“弹药”。
这场产能竞赛的本质,是“谁能更快让租户开业”。三星的差异化在于,它不仅拥有城建队,还自己运营着图书馆(HBM 产线)和市政厅(逻辑代工),这让它有了打“一站式”牌的可能。生态协同,正是下一节的焦点。
生态协同:三星的本地优势与短板
在城市运营里,施工队、图书馆、市政厅通常分属不同公司,协调起来总有摩擦。三星的特殊之处在于它同时经营这三样:逻辑代工(市政厅)、HBM/DRAM 存储(图书馆)、先进封装(城建队)。一张订单,全城打包——这是台积电给不了的体验,因为台积电不生产存储,需要向外采购 HBM。
这个“全包”在技术上是真实有价值的。芯片的供电、散热、I/O 布局可以跨代工、存储、封装三个环节联合优化。比如 HBM 与逻辑之间的接口时序,三星可以从存储设计和封装布线两端一起调,而台积电必须与外购的 HBM 供应商反复对齐。对追求上市速度的 AI 芯片公司来说,少一个协调环节,就少一批风险。
不过短板同样明显。三星代工在先进制程良率上吃过亏,客户信任重建需要时间;I-Cube 的成熟客户案例、EDA/IP 生态不如 CoWoS 丰富;工程切换成本高,大客户不会轻易搬家。因此三星的策略是“抓增量”:争取 AMD 的部分订单、各类自研 AI 芯片初创公司,以及新兴算力厂商的“二供”需求。
当技术、产能、生态都摆上桌面,芯片公司的选择就变成一道综合题。下一节,我们把这道题拆开,看看 AI 团队到底该如何决策。
选型决策:AI 团队的封装选择题
对 AI 芯片团队来说,选封装代工就像挑选长期合作的城建公司。图纸(互连密度与带宽)要达标,交期(产能)要可靠,租金(成本)要算得过来,物业(配套生态)要省心。任何一项掉链子,都可能导致芯片回片晚、成本失控,甚至让整代产品错过市场窗口。
务实的做法是“双轨供应”:旗舰产品继续用台积电 CoWoS 保证性能与品牌背书,中端产品或新项目则评估三星 I-CubeE / I-CubeS 作为第二供应来源,换取排产弹性和价格空间。投资上也要给封装留出风险预算——同样的 GPU 设计,封装方案不同,带宽和成本可能天差地别。
从行业全局看,I-Cube 的存在让先进封装告别一家独大:CoWoS 的产能和定价因此有了参照系,客户的谈判筹码明显增加。往前看,2.5D 会逐步向 3D 混合键合演进,逻辑与存储之间的距离会更短,封装竞争的“战场”会从地基平铺转向立体堆叠,三星和台积电都已提前布局。
回到最初的城市比喻:AI 芯片史,其实是一部城市建造史。从单栋摩天楼,到横躺的 2.5D 街区,再到未来的立体城市,I-Cube 与 CoWoS 的竞争不只是封装工艺之争,更是整个 AI 算力供应链的“城建标准”之争。看懂它,你就摸到了 AI 硬件最硬的那块地基。
AI 应用场景
场景一:AI 芯片公司的“二供”选型评估
阶段:硬件选型与供应链管理
解决的问题:过去芯片公司只认台积电 CoWoS,独家供应商导致排期长、议价空间小、断供风险高。利用本文的“双轨供应”思路,把 I-Cube 纳入评估,可以在性能达标的前提下获得备选产能,倒逼主供优化交期与价格。
具体案例:某自研大模型推理芯片公司,把旗舰型号继续放在 CoWoS,同时把中端型号切到三星 I-CubeE 的 RDL 方案,用更低成本换取更短排产周期,整体供应链韧性明显提升。
场景二:算力平台工程师的带宽测算
阶段:算力基础设施规划
解决的问题:搭建训练/推理集群时,传统做法只按 GPU 标称算力估算,忽略了 HBM 与逻辑之间的封装带宽是否够用。用 BW = R×W/8 公式,可以快速核验不同 HBM 配置和封装方案(I-Cube 或 CoWoS)的实际带宽,避免“算力虚高”。
具体案例:规划 8 卡节点时,工程师用该公式对比 HBM3E 与 HBM2E 方案的聚合带宽,发现中端卡的封装位宽不足,果断改选更高位宽配置,最终推理吞吐提升约 40%。
Python 演示
# -*- coding: utf-8 -*-# I-Cube 封装选型小工具: 带宽计算 + 互连密度 + 代工厂综合打分 def hbm_bandwidth(data_rate_gbps, bus_width_bits): # HBM 带宽公式: BW = R * W / 8, 除以 8 把比特换成字节 return data_rate_gbps * bus_width_bits / 8.0 def bump_density(pitch_um): # 单位面积内可容纳的微凸块数, 与间距平方成反比 return 1.0 / (pitch_um * pitch_um) class PackagingSupplier: def __init__(self, name, tech, capacity, yield_rate, cost, ecosystem): self.name = name self.tech = tech self.capacity = capacity self.yield_rate = yield_rate self.cost = cost self.ecosystem = ecosystem def score(self, weights): base = (self.tech * weights['tech'] + self.capacity * weights['capacity'] + self.cost * weights['cost'] + self.ecosystem * weights['ecosystem']) return base * self.yield_rate def main(): bw = hbm_bandwidth(9.2, 1024) print('HBM3E stack bandwidth: %.1f GB/s' % bw) d40 = bump_density(40) d100 = bump_density(100) print('Bump density at 40um: %.5f /um2' % d40) print('Bump density at 100um: %.5f /um2' % d100) print('Density ratio 40um/100um: %.1fx' % (d40 / d100)) cowos = PackagingSupplier('TSMC CoWoS', 9.0, 9.5, 0.90, 5.0, 9.0) icube = PackagingSupplier('Samsung I-Cube', 8.0, 5.5, 0.80, 7.0, 7.0) weights = {'tech': 0.30, 'capacity': 0.30, 'cost': 0.20, 'ecosystem': 0.20} for s in (cowos, icube): print('%s score: %.2f' % (s.name, s.score(weights))) if __name__ == '__main__': main()
def hbm_bandwidth(data_rate_gbps, bus_width_bits):定义带宽计算函数,参数是数据率和位宽。return data_rate_gbps * bus_width_bits / 8.0直接套用 BW = R×W/8,除以 8 把比特换成字节。def bump_density(pitch_um):定义互连密度函数,参数是微凸块间距。return 1.0 / (pitch_um * pitch_um)密度与间距平方成反比,体现“道路收窄四倍密度”的关系。class PackagingSupplier:用类来抽象一家封装代工厂,保存技术、产能、良率、成本、生态五项属性。self.yield_rate = yield_rate良率作为最终的折扣乘数,直接反映“图纸再好,施工不合格也白搭”。def score(self, weights):加权求和得到综合基础分。return base * self.yield_rate基础分再乘以良率,得到最终得分。cowos = PackagingSupplier('TSMC CoWoS', 9.0, 9.5, 0.90, 5.0, 7.0)台积电技术强、产能大、生态好,但成本分较低。icube = PackagingSupplier('Samsung I-Cube', 8.0, 5.5, 0.80, 7.0, 7.0)三星产能处劣势,但成本更友好。weights = {'tech': 0.30, 'capacity': 0.30, 'cost': 0.20, 'ecosystem': 0.20}权重反映“技术 + 产能”是 AI 芯片客户最看重的两个维度。print('%s score: %.2f' % (s.name, s.score(weights)))输出两家代工厂的最终得分,辅助选型决策。
常见误区
误区我把 I-Cube 理解成把逻辑芯片和 HBM 上下叠在一起的 3D 封装,觉得三星是把楼盖得更高了。
正解I-Cube 是 2.5D 封装:逻辑和 HBM 平铺在同一中介层上,是“横躺的城市”;只有 HBM 内部是垂直堆叠。3D 封装会把不同 die 直接上下堆叠并通过混合键合互连,那是另一条技术路线,三星也布局了,但 I-Cube 本身不是。
为何常见:名字里的 “Cube“ 容易让人联想到三维立方,加上 HBM 本身是多层堆叠,初学者很容易把”内部叠记忆体“和”外部叠芯片”混为一谈。
误区觉得三星 I-Cube 追不上台积电 CoWoS,主要是因为中介层技术差得远,参数完全不能打。
正解在硅中介层、微凸块间距这些单项技术上,双方差距并不悬殊。真正拉开差距的是产能规模、良率爬坡速度和客户生态:CoWoS 先发十余年、产能数倍于 I-Cube,客户验证成本已经沉没。技术参数决定的是“能不能做”,产能与良率决定的才是“能不能交付”。
为何常见:媒体常用“落后”“追赶”的叙事框架,容易让人误以为全是技术问题,其实更多是工程和商业问题。
误区既然中介层面积大能放更多芯片,那三星应该把中介层无脑做大,越大越厉害。
正解大面积硅中介层受光罩尺寸限制(大约 33mm×33mm),超出后需要拼接;而且面积越大,良率下降和成本上升越剧烈。所以行业用 RDL、局部硅互连拼接(如 CoWoS-L)来“绕开”光罩极限,而不是一味做大。
为何常见:直觉上面积大等于容量大,忽略了制造设备的物理极限和成本曲线,这是硬件小白最容易踩的坑。
误区算带宽时只看 HBM 存储颗粒的规格表,觉得封装只是把芯片焊上去,跟性能没关系。
正解HBM 的 1024 位数据总线必须通过中介层的微凸块和布线接到逻辑 die,封装互连密度直接决定能拉出的有效位宽。如果间距不足、信号完整性差,理论带宽就会大打折扣——封装是带宽链条里非常关键的一环。
为何常见:大家习惯读存储颗粒的参数表,忽略了物理层互连的约束,而恰恰是这些“看不见的路网”决定了数据能不能跑起来。
误区觉得 I-Cube 的成败只看能不能拿下 NVIDIA 的 GPU 订单,拿不到就是失败。
正解NVIDIA 确实是标杆客户和试金石,但 I-Cube 的差异化在于“存储-代工-封装”一站式,目标客户还包括 AMD、自研 AI 芯片初创公司,以及大量需要第二供应源的新兴算力厂商。抢不到 NVIDIA 不等于输,能服务好增量客户同样能形成规模。
为何常见:媒体叙事总聚焦头部大厂,容易让人忽略长尾市场和“二供”需求,误以为大订单是唯一胜负手。
面试题
Q1. 三星 I-Cube 属于哪类封装技术?
- A.2.5D先进封装平台← 正确答案
- B.3D垂直堆叠封装
- C.扇出型晶圆级封装
- D.系统级多层PCB组装
答案:A。I-Cube 把逻辑芯片和 HBM 平铺在同一中介层上,属于典型的 2.5D 封装。B 是上下堆叠的 3D 路线,C、D 分别是晶圆级与板级工艺,都不符合 I-Cube 的“横躺城市”架构。
Q2. I-CubeS 与 I-CubeE 的核心区别是什么?
- A.硅中介层还是RDL中介层← 正确答案
- B.是否封装集成HBM存储
- C.是否支持多颗芯片拼接
- D.是否采用晶圆级工艺
答案:A。I-CubeS 采用硅中介层,追求高互连密度;I-CubeE 采用 RDL 中介层,主打大尺寸、低成本。两者都集成 HBM,也都支持多芯片拼接,因此 B、C、D 都不是核心差异。
Q3. HBM 带宽公式 BW=R×W/8 中 W 的含义是什么?
- A.单引脚数据率大小
- B.数据总线总位宽← 正确答案
- C.中介层的面积
- D.封装工艺线宽
答案:B。W 是数据总线总位宽,单位是 bit,相当于“车道数”。A 是公式里的 R,C、D 与带宽公式无关。HBM 单堆叠 W=1024,就是 1024 条并行数据车道。
Q4. 微凸块间距从100μm缩到50μm,同面积互连密度约提升:
- A.约提升到原来的四倍← 正确答案
- B.约提升到原来的两倍
- C.约提升到原来的八倍
- D.约提升到原来的三倍
答案:A。互连密度与间距平方成反比,D∝1/p²。间距变为一半,(100/50)²=4,所以密度约为原来的四倍。这正是先进封装不断收窄间距的原因。
Q5. 大面积硅中介层的核心工艺限制是:
- A.光刻机台的光罩尺寸← 正确答案
- B.芯片封装胶的热膨胀
- C.微凸块焊接的时间
- D.测试探针的数量
答案:A。硅中介层通过光刻工艺制作,一次曝光的光罩尺寸约 33mm×33mm,超过就要拼接。B、C、D 是工程困难但不是“核心天花板”,光罩极限才催生了 CoWoS-L 和 RDL 等替代路线。
Q6. 与 CoWoS 相比,三星 I-Cube 的差异化优势有哪些?
- A.自有HBM存储产线协同← 正确答案
- B.代工封装存储一站供应← 正确答案
- C.拥有全球最大封装产能
- D.完全替代台积电先进制程
答案:AB。三星自产 HBM,同时运营逻辑代工和先进封装,能实现跨环节优化与一站式交付,A、B 正确。C 错误,因为 CoWoS 产能规模远大于 I-Cube;D 错误,三星制程良率仍在追赶,谈不上“完全替代”。
Q7. 2023-2024 AI 芯片交付紧张,先进封装扮演的角色是:
- A.封装产能限制芯片出货← 正确答案
- B.软件生态拖累模型训练
- C.光刻机数量严重短缺
- D.服务器内存价格昂贵
答案:A。那轮短缺的主因之一是 CoWoS 封装产能不足,GPU 即使有晶圆也封不出来。B 与交付无关,C、D 是次要因素。封装产能成了 AI 算力链条上的“卡脖子”环节。
Q8. 在“芯片城市”比喻中,中介层最像哪个角色?
- A.平整共享的城市地基← 正确答案
- B.高耸入云的摩天大楼
- C.连接机场的高铁站台
- D.负责供电的变电站
答案:A。逻辑芯片和 HBM 平铺在共用中介层上,中介层承载全部芯片并提供路网,正是“共享地基”。B 更像单片芯片,C、D 是单一功能设施,都不能体现承载与互连的双重角色。
Q9. 芯片公司评估封装代工时,通常会考虑:
- A.互连密度与电气性能← 正确答案
- B.产能规模与交付周期← 正确答案
- C.良率成本与配套生态← 正确答案
- D.公司总部的城市位置
答案:ABC。先进封装选型本质是三维评估:技术(密度与性能)、供应(产能与交期)、商业(良率、成本与生态),A、B、C 正确。总部位置不构成技术或商业评审维度,D 错误。
Q10. CoWoS-L 采用“局部硅互连(LSI)拼接”的目的包括:
- A.突破光罩极限做大面积← 正确答案
- B.降低大面积硅的成本← 正确答案
- C.保持高密度的互连能力← 正确答案
- D.取消逻辑与HBM互连
答案:ABC。CoWoS-L 用小块硅互连拼接替代整块大硅中介层,既能绕开光罩尺寸极限、降低大面积硅的成本,又能保留高密度互连,A、B、C 正确。取消互连等于放弃 2.5D 的意义,D 错误。