想象你办公室窗边装着一扇老式百叶窗。你伸手把叶片往上一拨，“咔哒”一声，叶片像训练有素的士兵一样齐刷刷朝天倾斜，阳光透过缝隙洒满房间。你松开手，叶片纹丝不动——它记住了你刚才拨的方向。再往下轻轻一拨，“咔哒”，叶片又齐齐朝下，光线被严严实实挡住。无论过多久，只要你不再碰它，这扇百叶窗就永远保持最后一次被拨动的姿态。 FeT铁电晶体管（Ferroelectric Field-Effect Transistor）的工作原理，就是这扇会“记住方向”的百叶窗。它的核心是一层薄薄的铁电材料，内部藏着亿万微小的“电偶极子”——它们就像叶片里的小指南针，天生喜欢朝同一方向对齐，一旦被足够强的电场“拨”向另一方向，就会牢牢记住新方向。这个被记住的方向就是FeT存储的“0“和”1“；而这个方向本身又控制着晶体管下方电流通道的开合程度。一石二鸟，既是存储，又是开关——这正是”存算一体”梦寐以求的器件特质。

岗位关联

学会FeT的原理，你就拿到了理解“存算一体”时代最硬核器件的入场券。它决定了AI芯片能否绕过“内存墙”瓶颈，是架构师、器件工程师和算法专家都应该建立的新常识。

目录
  1. 可视化演示
  2. 器件结构：五层夹心的“百叶窗装置”
  3. 铁电原理：藏在叶片里的“小指南针”
  4. 沟道耦合：叶片如何控制光线
  5. 性能优势：又快又耐用的“记忆百叶窗”
  6. 对比RRAM：百叶窗与保险丝
  7. 集成挑战：装进窗框的四道难题
  8. AI 应用场景
  9. Python 演示
  10. 常见误区
  11. 面试题

可视化演示

展示FeT器件结构、铁电极化翻转与RRAM对比及存内计算能效，交互切换理解铁电晶体管核心技术。

本节配有交互动效（进入视口后自动加载，约 3KB）。

'+modeData.device.caption+'

器件结构：五层夹心的“百叶窗装置”

一扇百叶窗绝不只是几根叶片。它要有固定叶片的上下横梁、引导叶片翻转的滑轨，还有叶片背后那扇真正透光的玻璃窗。FeT也是这样一套精密的“装置”，五层结构各有分工，缺一不可。

FeT的基本结构，是在传统MOSFET晶体管的基础上，把栅极与半导体沟道之间那层“绝缘垫片”——二氧化硅（SiO₂）——换成了铁电材料（如掺锆的氧化铪HfZrO₂，或铌酸锂LiNbO₃）。从下往上看，整个器件像一份五层三明治：衬底是底座，源极和漏极像是两侧的“进出通道”，中间是半导体沟道（电流的“跑道”），沟道上面是铁电栅介质（“记忆层”），最上面是栅极（“拨叶片的手”）。

因为铁电层顶替了传统绝缘氧化层，栅极电压不再单纯靠电容感应控制沟道，而是先作用在铁电层上，再通过电容耦合传递到沟道。这意味着整个栅极电容由铁电电容 C_fe 和沟道电容 C_ch 串联组成。要让栅压高效地控制沟道，需要 C_fe 足够大——即铁电层足够薄、介电常数足够高。这也解释了为什么HZO这类高介电铁电材料（介电常数约25~30）能成为超薄铁电层的主力。

所以，FeT的“百叶窗装置”里，栅极是悬在上方的手，铁电层是记录方向的叶片，沟道是采光的窗户。整个结构的精妙在于：叶片既承载记忆，又紧邻窗户，一个小动作就能两面兼顾——这就是器件层次上的“存算一体”雏形。

1C=1Cfe+1Cch\displaystyle \frac{1}{C} = \frac{1}{C_{fe}} + \frac{1}{C_{ch}}
两层“门禁”串联，总电容被较小的一方限制。想让栅压多分给沟道，就得把铁电层这扇“门”做得更宽、更薄。
  1. C（总栅极电容）栅极与沟道之间的整体电容，衡量栅压对沟道电荷的控制力度，直接决定晶体管能否灵敏地开启与关断。
    C=QchannelVgate\displaystyle C = \frac{Q_{channel}}{V_{gate}}
  2. C_fe（铁电层电容）铁电层自身对电场的响应能力，由材料介电常数 ε_fe、面积 A 和厚度 t_fe 共同决定。
    Cfe=εfe⋅Atfe\displaystyle C_{fe} = \frac{\varepsilon_{fe} \cdot A}{t_{fe}}
  3. C_ch（沟道电容）半导体沟道积累电荷的能力，与耗尽层宽度 W_dep 成反比。
    Cch=εsi⋅AWdep\displaystyle C_{ch} = \frac{\varepsilon_{si} \cdot A}{W_{dep}}
  4. 倒数相加（串联）像两道门禁串行——总“通融度”取决于最紧的那道门。铁电层减薄使 C_fe 增大，栅压才能更多地落在沟道上。

铁电原理：藏在叶片里的“小指南针”

百叶窗为什么能“记住”拨动的方向？秘密在每一片叶片内部——每片叶片里都藏着一枚“小指南针”。它们不是靠磁力，而是靠电荷中心错开产生的“电箭头”（电偶极子）来定向。

在铁电材料里，每个晶胞中正负电荷的中心并不重合，形成一个个微小的电偶极子。这些偶极子之间有着强烈的“抱团”倾向，在居里温度以下会自发地朝同一方向整齐排列，让材料表面出现净的正负电荷——这就是“自发极化”。

当外加电场足够大时，这些偶极子会像阅兵式上的士兵听到“向后转”口令一样，齐刷刷地翻转到反方向；而电场撤掉后，它们并不会自动转回——新方向被“锁定”了。宏观上，极化强度 P 表示单位面积上积累了多少极化电荷，也就是“叶片被拨到了什么程度”：

现在你知道“记住方向”的物理本质了：不是机械锁扣，而是材料内部亿万“小指南针”的集体选择。它们自发抱团、听令翻转、断电不散——正是这种原子尺度的默契，让FeT拥有了非易失的“记忆力”。

P=QA\displaystyle P = \frac{Q}{A}
极化强度本质上就是“电荷密度”——叶片被拨得越厉害，叶面两侧堆积的正负电荷就越多。
  1. Q（极化电荷）铁电层两表面因偶极子集体排列而形成的正/负束缚电荷总量，是“小指南针”集体贡献的结果。
    Q=∫AP dA\displaystyle Q = \int_{A} P \, dA
  2. A（电极覆盖面积）栅极覆盖的铁电层面积，相当于“百叶窗叶片”的尺寸规格。
    A=L×W\displaystyle A = L \times W
  3. P（极化强度）单位面积内的平均电荷量，是FeT记忆状态的物理“刻度”，也是后续阈值偏移的原动力。
  4. 翻转判据电场超过矫顽场 E_c 极化才翻转，低于 E_c 则保持不变——这就是“记忆”不被随意打扰的物理保障。
    ∣E∣>Ec⇒P→−P\displaystyle |E| > E_c \quad \Rightarrow \quad P \rightarrow -P

沟道耦合：叶片如何控制光线

百叶窗的叶片方向不是摆着好看的——它的最终使命是控制光线。FeT里的“光线”是沟道中流动的电流，而叶片方向（极化状态）通过一个优雅的物理机制控制着电流的强弱。

当铁电层极化为某个方向时，会在靠近沟道的表面感应出正或负的束缚电荷。这些电荷改变了沟道中载流子的浓度分布，等效于给晶体管“额外拧了一下阈值电压旋钮”——这就是极化与沟道的“耦合”。

更精确地说，铁电极化产生的额外电荷相当于在栅极电压上叠加了一个“偏置”，使晶体管的开启电压 V_th 整体平移。如果极化方向让沟道更容易导通，V_th 会减小（向负方向偏移）；反之则增大。偏移量由剩余极化、栅极面积和栅极电容共同决定：

“存储窗口”就像百叶窗完全打开和完全关闭之间那两道清晰的明暗边界。读操作时，在窗户前放一支固定手电筒（栅压），看透过的光量（电流）是亮是暗，就能判断叶片朝向——而且全程不碰叶片，这就是非破坏性读出。

ΔVth=Pr×AgateCgate\displaystyle \Delta V_{th} = \frac{P_r \times A_{gate}}{C_{gate}}
阈值电压偏移 = 极化电荷总量 ÷ 栅极电容。极化越强、栅电容越小，“记忆”对沟道的影响就越大。
  1. Pr（剩余极化强度）断电后仍“钉”在材料中的极化值，是非易失记忆的本体，也是偏移的“源头”。
    Pr=P∣E=0\displaystyle P_r = P\big|_{E=0}
  2. Agate（栅极面积）栅极覆盖区域的面积，决定参与耦合的极化电荷总量。
    Qpol=Pr×Agate\displaystyle Q_{pol} = P_r \times A_{gate}
  3. Cgate（栅极电容）把电荷“翻译”成电压的换算系数；电容越大，同样电荷造成的电压变化越小。
    Cgate=εox⋅Agatetox\displaystyle C_{gate} = \frac{\varepsilon_{ox} \cdot A_{gate}}{t_{ox}}
  4. ΔVth（阈值电压偏移）两个极化状态对应的阈值之差形成“存储窗口”，是读操作分辨"0/1"的依据。

性能优势：又快又耐用的“记忆百叶窗”

相比普通开关，这扇“记忆百叶窗”赢在哪？答案来自它的工作方式——不是机械摩擦，不是熔断重连，而是一整排偶极子“齐步走”式的集体翻转。

这种“齐步走”决定了四项硬指标：速度快——偶极子翻转发生在原子尺度，宏观写入脉冲可做到纳秒级；耐久高——翻转不涉及原子迁移和化学键断裂，理论上有百亿次（10^10）以上读写寿命；非易失——断电后极化方向保持十年以上；功耗低——只需短脉冲电压越过矫顽场，不需要持续大电流。

写入能量可以用材料参数估算：

FeT的写入就像轻推一把多米诺骨牌——一旦越过临界点，整排偶极子自行倒下，不用一直推。而RRAM的写入则像每次要把保险丝熔断再重新焊好，费时又费料。这就是数量级差异的根源。

Ewrite=2⋅Pr⋅Ec⋅Vfe\displaystyle E_{write} = 2 \cdot P_r \cdot E_c \cdot V_{fe}
写入一次消耗的能量 ≈ 两倍剩余极化 × 矫顽场 × 铁电层体积。材料越小越薄，“拨动叶片”的力气就越省。
  1. Pr（剩余极化强度）目标状态的极化“弹药量”，决定翻转后状态有多稳固。
  2. Ec（矫顽场强）越过能量壁垒所需的临界电场，相当于“拨动叶片”需要的最小力度。
  3. V_fe（铁电层体积）需要被翻转的材料总量，体积越小，需要的总能量越低。
    Vfe=Agate×tfe\displaystyle V_{fe} = A_{gate} \times t_{fe}
  4. 因子 2（左右壁垒）每次写入可能要从正向翻到负向（或反向），需要跨过两侧能量壁垒，所以乘以2。
    Ewrite∝Pr⋅Ec⋅Vfe\displaystyle E_{write} \propto P_r \cdot E_c \cdot V_{fe}

对比RRAM：百叶窗与保险丝

如果把FeT比作“会记住方向的百叶窗”，那么RRAM（阻变存储器）更像一根“会记住是否熔断过的保险丝”——它靠改变一条纳米级导电细丝的通断来切换电阻。

RRAM的写入机制是：施加电压在介质层中形成（Set）或断开（Reset）一条导电细丝，电阻骤变，从而存储“0/1“。FeT则完全不同：它的状态变化并非来自原子长程迁移，而是来自铁电极化对沟道阈值电压的整体平移。两者最本质的差别——一个是”结构相变“，一个是”相位翻转”。

| 维度 | RRAM（阻变） | FeT（铁电） |

|------|-------------|-------------|

| 存储机制 | 导电细丝生成/断裂 | 极化方向翻转 |

| 写入速度 | 纳秒到微秒级 | 亚纳秒可期 |

| 耐久性 | 10^5 ~ 10^6 次 | 10^10 次以上 |

| 写入功耗 | 有FORMING高压阶段 | 无FORMING、短脉冲低能 |

| 多级存储 | 控制细丝尺寸 | 控制极化翻转程度 |

| 工艺成熟度 | 已量产 | 实验/中试阶段 |

FeT不是要取代RRAM的全部——在“需要超高耐久、超快翻转”的场景，百叶窗胜过保险丝；但在“需要尽快量产、成本敏感”的场景，RRAM依然是赢家。选择哪种记忆载体，本质上是选择用“相位变化”还是“结构变化”来存储信息。

集成挑战：装进窗框的四道难题

再好的百叶窗，装进现实中的窗框也会遇到种种麻烦：窗框越来越小、叶片反复拨动会卡涩、夏天暴晒可能变形、想装成双层百叶窗又找不到合适配件。FeT同样要闯过四道“装修工程关”。

第一关：尺寸微缩。 铁电层薄到几纳米后，退极化场会把极化方向“拽”回去——就像叶片太薄，静电力超过机械力，方向自己弹回。退极化场近似为 E_dep = -P/(ε₀·ε_r)，层越薄、介电常数越小，退极化越强，“记忆”越容易自动丢失。

第二关：材料疲劳。 千亿次翻转后，晶格缺陷逐渐累积，矫顽场漂移、剩余极化衰减——“百叶窗弹簧”松弛了。这对HfO₂基铁电的晶体质量提出了极高要求。

第三关：工艺温度。 HfO₂基铁电需要在约400℃以上退火激活铁电相，而现代芯片后端互连工艺的热预算（thermal budget）非常紧张，温度窗口如履薄冰。

第四关：三维集成。 存算一体需要多层堆叠，每层的工艺热预算互相约束，就像在有限层高的楼里每装一层百叶窗都怕影响上一层——垂直方向的“装修”难度远高于平面。

这四道题每道都不简单，但正因如此，谁能率先攻克工艺瓶颈，谁就掌握了下一代存算一体基础设施的钥匙。工程挑战是门槛，也是机会。

AI 应用场景

场景一：AI芯片中的存算一体加速器

阶段：模型推理与在线学习

解决的问题：传统冯诺依曼架构中，权重放在内存、计算在CPU/GPU，每次前向传播都要搬运百万级参数，能耗巨大。FeT阵列把权重“烙”在晶体管里，用极化状态直接表示权重，读电流天然完成乘加运算。

具体案例：某边缘AI推理芯片把CNN第一层卷积的3×3×64个权重映射到FeT阵列，推理时输入特征驱动字线，位线上的电流直接给出卷积结果，节省了99%的数据搬运。因为FeT耐久性高，芯片还实现了“边推理边学习”的在线权重更新。

场景二：边缘设备的“断电即走、来电即醒”AI

阶段：端侧实时推理

解决的问题：可穿戴设备算力小、电池薄，传统方案中待机时内存必须持续供电以保持模型权重，静态功耗蚕食续航。FeT的非易失特性让权重在断电后完整保留，实现零待机功耗。

具体案例：某智能手表的语音唤醒模块将唤醒词识别模型权重写入FeT阵列。整机待机时完全断电，语音一来，系统在几微秒内从FeT中“瞬间恢复”模型参数，完成“你好手表”的呼唤识别后继续工作。用户感知是“永远在线”，实际功耗几乎为零。

Python 演示

python65 行
"""FeT 铁电晶体管行为模拟：极化翻转、非易失存储与多级存储"""class FeTDevice:    """单个FeT器件：铁电极化控制阈值电压，沟道电流反映存储状态"""     def __init__(self, pr=0.25, ec=1.2e8, tf=8e-9, vth0=0.4):        self.pr = pr            # 剩余极化强度 (C/m2, 约25uC/cm2)        self.ec = ec            # 矫顽场强 (V/m, 约1.2MV/cm)        self.tf = tf            # 铁电层厚度 (m)        self.vth0 = vth0        # 初始阈值电压 (V)        self.pol = 0.0          # 当前极化值 (C/m2)     def write(self, v_g):        """写入：栅压超过矫顽电压则极化翻转到对应方向"""        e_field = v_g / self.tf        if e_field > self.ec:            self.pol = self.pr        elif e_field < -self.ec:            self.pol = -self.pr        return self.pol     def read_current(self, v_g=0.6, v_d=0.1):        """读取：极化耦合改变阈值电压，电流大小区分状态"""        vth = self.vth0 - (self.pol / self.pr) * 0.15        if v_g <= vth:            return 0.0        return 100e-6 * (v_g - vth) * v_d     def partial_write(self, v_g, pulses):        """部分脉冲写入：单次未完全翻转，极化逐步累积(多级存储)"""        for _ in range(pulses):            e_field = v_g / self.tf            if e_field > self.ec:                self.pol = min(self.pr, self.pol + self.pr * 0.2)            elif e_field < -self.ec:                self.pol = max(-self.pr, self.pol - self.pr * 0.2)        return self.pol     def reset(self):        """归零(类似擦除操作)"""        self.pol = 0.0  def demo():    dev = FeTDevice()    print("=== FeT 铁电晶体管行为模拟 ===")    print("初始: 阈值=%.3fV, 极化=0" % dev.vth0)     dev.write(2.0)    print("写1: 极化=%6.1fuC/cm2, 读电流=%6.1fuA" %          (dev.pol * 100, dev.read_current() * 1e6))     dev.write(-2.0)    print("写0: 极化=%6.1fuC/cm2, 读电流=%6.1fuA" %          (dev.pol * 100, dev.read_current() * 1e6))     dev.reset()    dev.partial_write(1.5, 3)    print("3个半脉冲: 极化=%6.1fuC/cm2 (中间态)" % (dev.pol * 100))    dev.partial_write(1.5, 2)    print("再2个半脉冲: 极化=%6.1fuC/cm2 (趋近饱和)" % (dev.pol * 100))    print("=== 模拟完成: FeT像百叶窗一样记住了方向 ===")  if __name__ == "__main__":    demo()
目的：用约60行Python模拟FeT铁电晶体管的写“1“/写”0”、非破坏读以及多脉冲部分写入，直观演示极化翻转与阈值偏移的核心原理。
  1. class FeTDevice:建立单个FeT器件模型，对应正文中的“一扇百叶窗”。
  2. self.pol = 0.0极化状态的内部表示，是FeT的“记忆”本体。
  3. e_field = v_g / self.tf将栅极电压换算为铁电层内电场，类比“拨叶片用的力气”。
  4. if e_field > self.ec:只有超过矫顽场才允许翻转，这正是“记忆不被随意打扰”的开关。
  5. vth = self.vth0 - (self.pol / self.pr) * 0.15极化耦合沟道，把极化状态翻译为阈值电压偏移。
  6. return 100e-6 * (v_g - vth) * v_d读操作通过沟道电流大小区分状态，读过程不改变极化。
  7. self.pol = min(self.pr, self.pol + self.pr * 0.2)部分脉冲让极化逐步累积，演示多级存储能力。
  8. dev.write(2.0)施加超过矫顽电压的正向脉冲，写入状态"1"。
  9. dev.write(-2.0)反向脉冲写入状态"0"，断电后状态依然保持。

常见误区

误区我之前以为FeT既然是“铁电晶体管”，存储信息一定发生在铁电层里，那电流从源到漏应该要穿过这层铁电材料。

正解铁电层的角色是“电场控制”而非“导电通路”。源漏电流走的是下方的半导体沟道，铁电层通过电容耦合的方式改变沟道的开启条件。就像百叶窗叶片控制光线的透射，但光并不是“穿过叶片”，而是“穿过叶片旁边的窗户”。

为何常见：因为传统MOSFET的栅介质是绝缘的，容易把铁电层类比成“更薄的绝缘层”，误以为铁电层被夹在电流路径中参与导电。

误区铁电材料（Ferroelectric）应该含铁（Fe），而且应该有磁性吧？毕竟“铁电”和“铁磁”听起来像一对兄弟。

正解铁电与铁元素、磁性没有任何关系。“铁电”的“铁”来自历史上对“Ferro“一词的翻译，它指的是材料具有自发极化且可被外加电场翻转的特性。真正的铁电材料——如HfO₂、BaTiO₃——化学式里并没有铁原子。铁电在物理上对应”电极化“，而非”磁极化”。

为何常见：中文“铁电”和“铁磁”在字面上高度相似，初学者极易把两者的物理本质混淆，认为“铁”字暗示了铁元素的存在。

误区FeT是非易失存储器，所以存进去的状态应该永远不变，可以当作只读存储器来用。

正解非易失仅指“断电后数据不丢”，不代表数据在任何条件下永不改变。FeT的状态仍可能被三类因素干扰：过大的读取电压（超过矫顽场造成误翻转）、长期高温环境加速极化衰减、以及亿万次读写后的材料疲劳。存储阵列中通常还需要额外的刷新或纠错策略。

为何常见：把“非易失”理解成“绝对稳定”是一种常见直觉偏差。其实非易失强调的是“电源中断这个最常见变量不影响数据”，并不是“所有物理过程都无法改变数据”。

误区新闻说铁电存储器前景广阔，FeT的速度和耐久性又碾压RRAM，那现在是不是可以直接换掉RRAM大规模生产了？

正解FeT在原理和实验指标上确实有优势，但工程量产还面临退极化场导致的尺寸微缩瓶颈、铁电材料疲劳、高温退火与后端工艺不兼容、三维集成困难等现实约束。RRAM在成熟度和商业化进度上反而领先。原理优势不等于产品优势，从实验室到晶圆厂还有很长的路。

为何常见：学术界的前瞻性成果与工业界的量产能力之间总是存在几年甚至十几年的“时差”，初学者容易被论文标题中的“突破”误导为“已经量产”。

面试题

Q1. FeT中“铁电”的“铁”主要指什么？

单选题 · easy

  • A.铁元素化学符号
  • B.铁电材料特性← 正确答案
  • C.铁磁材料特性
  • D.铁基合金材质

答案：B。铁电（Ferroelectric）指材料具有自发极化且可被外部电场翻转的特性，与铁元素和磁性均无关。A选项是由“铁”字望文生义的典型错误；C混淆了铁电与铁磁；D更是毫无依据。

Q2. FeT中负责“记忆”信息的关键层是？

单选题 · easy

  • A.硅衬底层
  • B.铁电栅介质层← 正确答案
  • C.源漏金属电极
  • D.半导体沟道层

答案：B。FeT的“记忆”来自铁电栅介质层中偶极子的极化方向翻转。衬底提供机械支撑，源漏电极是电荷进出通道，半导体沟道是被调控的“窗户”，它们都不是记忆本体。

Q3. FeT的“非易失”含义是？

单选题 · easy

  • A.断电后状态保持← 正确答案
  • B.数据永不改变
  • C.断电后数据丢失
  • D.重启后需要重写

答案：A。非易失指断电后存储的极化方向依然保持，无需重写。它不承诺状态绝对不变——高温、过大的读取电压仍可能干扰。B把“非易失”夸大为“永不改变”，C和D恰好是非易失的对立面。

Q4. FeT写入"1"状态的操作方式是？

单选题 · mid

  • A.大电流熔断导电细丝
  • B.栅压脉冲翻转极化← 正确答案
  • C.持续导通沟道电流
  • D.改变衬底环境温度

答案：B。FeT通过施加超过矫顽电压的栅极脉冲，使铁电层偶极子整体翻转，从而写入"1"。A是RRAM的写入机制；C是正常工作状态而非写入；D温度扰动属于干扰而非写入手段。

Q5. 铁电极化主要通过什么方式调控沟道电流？

单选题 · mid

  • A.极化电荷调制阈值← 正确答案
  • B.铁电层直接传导电流
  • C.磁场偏转载流子路径
  • D.改变半导体材料的带隙

答案：A。极化的电荷在沟道表面感应出束缚电荷，改变阈值电压Vth，从而调控沟道电流。铁电层本身不导电；磁场与铁电无直接关系；带隙由材料决定，极化不改变它。

Q6. 相比RRAM，FeT的潜在优势有哪些？

多选题 · mid

  • A.开关速度更快← 正确答案
  • B.耐久性更高← 正确答案
  • C.写入功耗更低← 正确答案
  • D.量产工艺更成熟

答案：ABC。FeT采用极化翻转而非导电细丝生成/断裂，因此速度更快、耐久更高（10^10 vs 10^5~10^6）、无需高电压FORMING过程所以功耗更低。但FeT目前仍处于实验/中试阶段，量产工艺成熟度反而不如RRAM，D错误。

Q7. 根据公式 ΔVth = Pr × A / C_gate，要获得更大的阈值偏移应选择？

单选题 · hard

  • A.更小面积的栅极
  • B.更大剩余极化材料← 正确答案
  • C.更大栅极电容
  • D.更厚的铁电介质层

答案：B。ΔVth 与 Pr 和 A 成正比，与 C_gate 成反比。B增大分子所以偏移增大；A减小面积反而减小偏移；C增大分母会减小偏移；D增加厚度会增大C_gate，同样减小偏移。所以选B。

Q8. FeT工艺集成面临的主要挑战包括？

多选题 · hard

  • A.尺寸微缩导致退极化← 正确答案
  • B.反复翻转导致材料疲劳← 正确答案
  • C.高温退火与后端不兼容← 正确答案
  • D.完全无法实现非易失

答案：ABC。尺寸缩小后退极化场会削弱极化稳定性；反复翻转会积累晶格缺陷造成疲劳；HfO₂铁电相激活需要高温而芯片后端工艺热预算有限。D明显错误——FeT的核心价值恰恰就是非易失存储。

Q9. FeT读取操作通常不破坏存储状态的物理原因是？

单选题 · extreme

  • A.读电压远低于矫顽电压← 正确答案
  • B.读电流经过铁电层增强极化
  • C.读取时有片上纠错电路
  • D.铁电材料完全不会疲劳

答案：A。读操作在栅极施加的电压远小于极化翻转所需的矫顽电压，偶极子方向不会改变，因此是非破坏性读出。B中读电流并不经过铁电层；C纠错是系统层面的补救而非物理原因；D说“完全不会疲劳”过于绝对。

Q10. 存算一体架构中，FeT如何实现“存”与“算”的统一？

多选题 · mid

  • A.极化方向直接存储权重← 正确答案
  • B.沟道电流天然执行乘加← 正确答案
  • C.阵列内完成卷积计算← 正确答案
  • D.数据必须搬运至CPU

答案：ABC。FeT的极化状态作为权重存储在阵列中，输入信号驱动字线时，各列位线上的电流自动完成权重×输入的乘累加，实现阵列内卷积。D描述的是冯诺依曼架构的痛点，恰恰是存算一体要解决的问题。